Реверсивний регістр зсуву

Реферат: Реверсивний регістр зсуву, який складається з групи n CDR-тригерів стану, першого елемента АБО, першого і другого елементів І в кожному розряді, комбінаційного двійкового суматора SM кількості одиниць неущільненого двійкового коду, першого DC1 і другого DC2 дешифраторів для перетворення позиційного двійкового коду кількості одиниць в унітарний код одиниць, другого елемента АБО в кожному розряді, крім останнього, третього елемента АБО. В кожному розряді регістра використані двовходові перший і другий елементи І, а інверсні входи управління першого DC1 і другого дешифраторів DC2 з'єднано відповідно з входами ущільнення ліворуч і ущільнення праворуч. UA 90665 U (54) РЕВЕРСИВНИЙ РЕГІСТР ЗСУВУ UA 90665 U UA 90665 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до автоматики і обчислювальної техніки і може бути використана в пристроях діагностування і статистичної обробки інформації. Відомий реверсивний регістр зсуву (авт. св. СССР № 1642527 МПК G11С19/00, Бюл. 14, 1991), що містить n-розрядний регістр з CKIR-тригерів, перший і другий елементи АБО, перший і другий елементи АБО-НІ, перший, другий, третій і четвертий елементи І, третій і четвертий елементи АБО на розряд (в першому розряді тільки третій елемент АБО, в останньому розряді тільки четвертий елемент АБО) для перетворення унітарного двійкового коду в просторовий, комбінаційний двійковий суматор SM кількості одиниць неущільненого двійкового коду, два дешифратори DC1 і DC2 для перетворення позиційного двійкового коду кількості одиниць в унітарний код одиниць, п'ятий і шостий елементи АБО для управління синхронізацією відповідно першого і другого дешифраторів DC1 і DC2, входи обнуління і синхронізації регістра зсуву, прямий і інверсний інформаційні входи та прямий інформаційний вихід реверсивного регістра зсуву при зсуві праворуч, прямий і інверсний інформаційні входи та прямий інформаційний вихід реверсивного регістра зсуву при зсуві ліворуч. Такий реверсивний регістр зсуву забезпечує зсув коду як ліворуч, так і праворуч за n тактів, ущільнення двійкового коду як ліворуч, так і праворуч за один такт, але має великі апаратні витрати (10 елементів на розряд), що зумовлює велику складність схеми. Найбільш близьким по сукупності ознак до патенту, що заявляється, є реверсивний регістр зсуву (патент України на корисну модель № 83310 МПК (2013.01) G11C19/00), що містить nрозрядний регістр стану з CDR-тригерів, перший елемент АБО, перший і другий елементи І з трьома входами в кожному розряді, другий і третій елементи АБО на розряд (в першому розряді тільки другий елемент АБО, в останньому розряді тільки третій елемент АБО) для перетворення унітарного двійкового коду в просторовий, комбінаційний двійковий суматор SM кількості одиниць неущільненого двійкового коду, два дешифратори DC1 і DC2 для перетворення позиційного двійкового коду кількості одиниць в унітарний код одиниць, четвертий і п'ятий елементи АБО для управління синхронізацією відповідно першого і другого дешифраторів DC1 і DC2, входи обнуління і синхронізації, прямий інформаційний вхід та прямий інформаційний вихід реверсивного регістра зсуву при зсуві праворуч, вхід управління режимом зсув/ущільнення, входи управління напрямом зсуву - праворуч або ліворуч, прямий інформаційний вхід та прямий інформаційний вихід реверсивного регістра зсуву при зсуві ліворуч. Такий реверсивний регістр зсуву забезпечує зсув коду як ліворуч, так і праворуч за n тактів, ущільнення двійкового коду як ліворуч, так і праворуч за один такт, але має великі апаратні витрати (6 елементів на розряд) і велику кількість входів в елементи І, що зумовлює велику складність схеми. В основу корисної моделі поставлена задача створення такого реверсивного регістра зсуву, в якому нове схемне рішення дозволило б при збереженні кількості мікрооперацій і швидкодії зменшити його апаратні витрати за рахунок зменшення кількості елементів АБО і кількості входів в логічні елементи І. Ця задача вирішена наступним чином. В реверсивному регістрі зсуву, який складається з групи n тригерів стану, першого елемента АБО, першого і другого елементів І в кожному розряді, комбінаційного двійкового суматора SM кількості одиниць неущільненого двійкового колу, першого DC1 і другого дешифраторів DC2 для перетворення позиційного двійкового коду кількості одиниць в унітарний код одиниць, другого елемента АБО в кожному розряді, крім останнього, третього елемента АБО в кожному розряді, крім першого, входів обнуління і синхронізації регістра зсуву з'єднаних відповідно з входами обнуління і синхронізації усіх тригерів стану, прямого інформаційного входу реверсивного регістра зсуву, що з'єднаний з першим входом першого елемента І в першому розряді, перший вхід першого елемента І в кожному розряді, крім першого, з'єднаний з прямим виходом тригера попереднього розряду, прямий вихід тригера стану останнього розряду є виходом реверсивного регістра при зсуві праворуч, входу управління ущільненням коду ліворуч, другі входи перших елементів І в кожному розряді з'єднані з шиною зсув праворуч, другі входи других елементів І в кожному розряді з'єднані з шиною зсув ліворуч, прямого інформаційного входу реверсивного регістра зсуву при зсуві ліворуч, що з'єднаний з першим входом другого елемента І в останньому розряді, перший вхід другого елемента І в кожному розряді, крім останнього, з'єднаний з прямим виходом тригера наступного розряду, входу управління ущільненням коду праворуч, прямий вихід тригера стану першого розряду є виходом реверсивного регістра зсуву при зсуві ліворуч, в якому прямі виходи тригерів усіх розрядів з'єднані з відповідними входами комбінаційного двійкового суматора SM кількості одиниць неущільненого двійкового коду, виходи якого з'єднані з відповідними входами дешифраторів DC1 і DC2, виходи других схем АБО в кожному розряді, 1 UA 90665 U 5 10 15 20 25 30 35 40 45 50 55 крім останнього, з'єднані відповідно з третім входом першого елемента АБО у даному розряді, другий вхід другого елемента АБО в кожному розряді, крім останнього і передостаннього, з'єднано з виходом другого елемента АБО в наступному розряді, другий вхід другого елемента АБО в передостанньому розряді з'єднано з виходом n дешифратора DC1 і з третім входом першого елемента АБО в останньому розряді, виходи унітарного коду першого дешифратора DC1 з'єднані з відповідним першим входом другого елемента АБО в кожному розряді, крім останнього, виходи унітарного коду другого дешифратора DC2 з'єднані з відповідним першим входом третього елемента АБО в кожному розряді, крім першого, вихід кількості одиниць n другого дешифратора DC2 з'єднано з четвертим входом першого елемента АБО в першому розряді і з другим входом третього елемента АБО в другому розряді, другий вхід третього елемента АБО в кожному розряді, крім першого і другого, з'єднано з виходом третього елемента АБО в попередньому розряді, виходи першого і другого елементів І в кожному розряді з'єднані відповідно з першим і другим входами першого елемента АБО в цьому розряді, вихід першого елемента АБО в усіх розрядах з'єднано з D-входами CDR-тригерів, згідно з запропонованим рішенням, використані двовходові перший і другий елементи І в кожному розряді, а інверсні входи управління першого DC1 і другого дешифраторів DC2 з'єднано відповідно з входами ущільнення ліворуч і ущільнення праворуч. Таким чином, завдяки вилученню третіх входів в перших і других елементах І усіх розрядів, вилученню четвертого і п'ятого елементів АБО та завдяки новим зв'язкам створено реверсивний регістр зсуву зі спрощеною схемою, що дозволяє зменшити його апаратні витрати при збереженні швидкодії і функціональних можливостей. На кресленні зображена структурна схема реверсивного регістра зсуву і ущільнення кодів для узагальненого випадку кількості розрядів n. Реверсивний регістр зсуву містить в кожному розряді CDR-тригер 1, перший 2 елемент АБО, перший 3 і другий 4 елементи І, комбінаційний 5 двійковий суматор SM кількості одиниць неущільненого двійкового коду, перший 6 дешифратор DC1 для перетворення позиційного двійкового коду кількості одиниць в унітарний код при ущільненні ліворуч, другий 7 дешифратор DC2 для перетворення позиційного двійкового коду кількості одиниць в унітарний код при ущільненні праворуч, в усіх розрядах, крім останнього, ланцюг других 8 схем АБО для перетворення унітарного двійкового коду в ущільнений при ущільненні ліворуч, в усіх розрядах, крім першого, ланцюг третіх 9 схем АБО для перетворення унітарного двійкового коду в ущільнений при ущільненні праворуч, вхід 10 обнуління регістра зсуву, вхід 11 синхронізації регістра зсуву, прямий 12 інформаційний вхід регістра зсуву при зсуві праворуч, прямий 13 інформаційний вихід регістра зсуву при зсуві праворуч, вхід 14 управління режимом роботи реверсивного регістра зсуву зсув/ущільнення ліворуч (1/0), вхід 15 управління зсувом праворуч, вхід 16 управління зсувом ліворуч, прямий 17 інформаційний вхід регістра зсуву при зсуві ліворуч, прямий 18 інформаційний вихід регістра зсуву при зсуві ліворуч, вхід 19 управління режимом роботи реверсивного регістра зсуву зсув/ущільнення праворуч (1/0). Пристрій працює наступним чином. В залежності від значення сигналу на вході 15 управління режимом роботи реверсивного регістра зсуву зсув праворуч/ущільнення (1/0) і значення сигналів зсув ліворуч/ущільнення (1/0) на вході 16, зсув/ущільнення ліворуч 14 (1/0), зсув/ущільнення праворуч 19 (1/0), та значення сигналу синхронізації на вході 11 подача сигналу/відсутність сигналу (1/0), регістр працює в чотирьох режимах роботи: зсув послідовного двійкового коду праворуч, зсув послідовного двійкового коду ліворуч, ущільнення двійкового коду праворуч, ущільнення двійкового коду ліворуч. Заповнення n-розрядного регістра зсуву послідовним кодом виконується за час дії n сигналів зсуву на вході синхронізації 11 і присутності відповідних розрядів послідовного коду від розряду n до n-1, n-2,…, 2,1 на послідовному вході 12 реверсивного регістра зсуву і значеннях сигналів 1 і 0 відповідно на входах зсув праворуч 15 і зсув ліворуч 16, і значенні сигналу 1 на входах зсув/ущільнення ліворуч 14 і зсув/ущільнення праворуч 19 відповідно. Наприклад, після запису в регістр зсуву при n =8 коду 01001010 цей код буде зберігатися в регістрі зсуву подалі при відсутності імпульсів синхронізації на вході 11. При нульових значеннях сигналів на входах управління напрямом зсуву 15 і 16 регістр працює в режимі ущільнення двійкового коду ліворуч при сигналах 0 на вході 14 і 1 на вході 19. Логічний зв'язок між прямим виходом тригера попереднього розряду і інформаційним D входом тригера розряду, що розглядається, при цьому відсутній. Позиційний двійковий код кількості одиниць і з виходу комбінаційного суматора 5 за допомогою дешифратора 6 перетворюється у сигнал одиниці на виході і, який далі подається на перший вхід другої 8 схеми 2 UA 90665 U 5 10 15 20 АБО розряду і і далі через ланцюг других 8 схем АБО на другі входи других 8 схем АБО в розрядах і, і-1, і-2, і-3,…,2, 1. Після подачі одного імпульсу на вхід синхронізації 11 в регістр зсуву буде записано двійковий код 11100000 ущільнений ліворуч, який через вихід 18 може бути виведено з регістра зсуву зсувом ліворуч. При нульових значеннях сигналів на входах управління напрямом зсуву 15 і 16 регістр працює в режимі ущільнення двійкового коду праворуч при сигналах 1 на вході 14 і 0 на вході 19. Логічний зв'язок між прямим виходом тригера наступного розряду і інформаційним D-входом тригера розряду, що розглядається, при цьому відсутній. Позиційний двійковий код кількості одиниць і з виходу комбінаційного суматора 5 за допомогою дешифратора 7 перетворюється у сигнал одиниці на виході і, який далі подається на перший вхід третьої 9 схеми АБО розряду і і далі через ланцюг третіх 9 схем АБО на другі входи третіх 9 схем АБО в розрядах і, і+1, і-+2, і+3, … n-1, n. Наприклад, після запису в регістр зсуву при n =8 коду 01001010, переключення регістра потім в режим ущільнення праворуч і подачі одного сигналу на вхід синхронізації 11 одержимо в регістрі зсуву код 00000111, який через вихід 13 може бути виведено з регістра зсуву зсувом праворуч. Швидкодія регістра зсуву в режимі ущільнення коду не залежить від кількості розрядів коду і дорівнює одному такту. Запропонований регістр зсуву має малі апаратні витрати і може бути використаний в пристроях діагностування і статистичної обробки інформації. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 Реверсивний регістр зсуву, який складається з групи n CDR-тригерів стану, першого елемента АБО, першого і другого елементів І в кожному розряді, комбінаційного двійкового суматора SM кількості одиниць неущільненого двійкового коду, першого DC1 і другого DC2 дешифраторів для перетворення позиційного двійкового коду кількості одиниць в унітарний код одиниць, другого елемента АБО в кожному розряді, крім останнього, третього елемента АБО в кожному розряді, крім першого, входів обнуління і синхронізації регістра зсуву, з'єднаних відповідно з входами обнуління і синхронізації усіх тригерів стану, прямого інформаційного входу реверсивного регістра зсуву, що з'єднаний з першим входом першого елемента І в першому розряді, перший вхід першого елемента І в кожному розряді, крім першого, з'єднаний з прямим виходом тригера попереднього розряду, прямий вихід тригера останнього розряду є виходом реверсивного регістра зсуву при зсуві праворуч, входу управління ущільненням ліворуч, другі входи перших елементів І в кожному розряді з'єднані з шиною зсув праворуч, другі входи других елементів І в кожному розряді з'єднані з шиною зсув ліворуч, прямого інформаційного входу реверсивного регістра зсуву при зсуві ліворуч, що з'єднаний з першим входом другого елемента І в останньому розряді, прямий вихід тригера першого розряду є виходом реверсивного регістра зсуву при зсуві ліворуч, входу управління ущільненням праворуч, прямі виходи тригерів усіх розрядів з'єднані з відповідними входами комбінаційного двійкового суматора SM кількості одиниць неущільненого двійкового коду, виходи якого з'єднані з відповідними входами дешифраторів DC1 і DC2, виходи других схем АБО в кожному розряді, крім останнього, з'єднані відповідно з третім входом першого елемента АБО у даному розряді, другий вхід другого елемента АБО в кожному розряді, крім останнього і передостаннього, з'єднано з виходом другого елемента АБО в наступному розряді, другий вхід другого елемента АБО в передостанньому розряді з'єднано з виходом п дешифратора DC1 і з третім входом першого елемента АБО в останньому розряді, виходи унітарного коду першого дешифратора DC1 з'єднані з відповідним першим входом другого елемента АБО в кожному розряді, крім останнього, виходи унітарного коду другого дешифратора DC2 з'єднані з відповідним першим входом третього елемента АБО в кожному розряді, крім першого, вихід кількості одиниць п другого дешифратора DC2 з'єднано з четвертим входом першого елемента АБО в першому розряді і з другим входом третього елемента АБО в другому розряді, другий вхід третього елемента АБО в кожному розряді, крім першого і другого, з'єднано з виходом третього елемента АБО в попередньому розряді, виходи першого і другого елементів І в кожному розряді з'єднані відповідно з першим і другим входами першого елемента АБО в цьому розряді, вихід першого елемента АБО в усіх розрядах з'єднано з D-входами CDR-тригерів, який відрізняється тим, що в кожному розряді регістра використані двовходові перший і другий елементи І, а інверсні входи 3 UA 90665 U управління першого DC1 і другого дешифраторів DC2 з'єднано відповідно з входами ущільнення ліворуч і ущільнення праворуч. Комп’ютерна верстка В. Мацело Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4