Двотактний симетричний підсилювач струму

Реферат: Двотактний симетричний підсилювач струму містить джерело струму, операційний підсилювач, шини додатного і від'ємного живлення, вхідну і вихідну шини, транзистори, шину нульового потенціалу. UA 107585 U (12) UA 107585 U UA 107585 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і може бути використана в аналоговоцифрових перетворювачах і цифрових вимірювальних приладах. Відомо двотактний симетричний підсилювач струму (Push-pull amplifier with current mirrors for determining the quiescent operating point, United States Patent 3,852,678, Dec.3, 1974), який містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори п'ятого і шостого транзисторів з'єднано з вихідною шиною. Недоліком пристрою є низький коефіцієнт підсилення, що обмежує галузь його використання. За прототип вибрано двотактний симетричний підсилювач струму (Multi-stage current feedback amplifier, United States Patent 5,742,154, April 21, 1998), який містить джерело струму, операційний підсилювач, шини додатного і від'ємного живлення, вхідну і вихідну шини, шістнадцять транзисторів, причому вхідну шину з'єднано з емітерами четвертого та п'ятого транзисторів та емітерами дванадцятого та тринадцятого транзисторів відповідно, колектори третього та четвертого транзисторів об'єднано та з'єднано з базами першого та четвертого транзисторів, колектори п'ятого та шостого транзисторів об'єднано та з'єднано з базами другого та п'ятого транзисторів, емітери першого та другого транзистора об'єднано між собою, бази третього та дев'ятого транзисторів об'єднано і з'єднано з колектором дев'ятого транзистора і першим входом джерела струму, бази шостого та десятого транзисторів об'єднано і з'єднано з колектором десятого транзистора і другим входом джерела струму, бази дванадцятого та тринадцятого транзисторів з'єднано з базами четвертого та п'ятого транзисторів відповідно, бази сьомого та одинадцятого транзисторів об'єднано та з'єднано з колекторами сьомого та першого транзисторів, бази восьмого та чотирнадцятого транзисторів об'єднано та з'єднано з колекторами восьмого та другого транзисторів, колектори одинадцятого та дванадцятого транзисторів об'єднано і з'єднано з базою п'ятнадцятого транзистора, колектори тринадцятого та чотирнадцятого транзисторів об'єднано і з'єднано з базою шістнадцятого транзистора, колектори п'ятнадцятого та шістнадцятого транзисторів з'єднано з входом операційного підсилювача, вихід операційного підсилювача з'єднано з вихідною шиною, емітери третього, сьомого, дев'ятого, одинадцятого та п'ятнадцятого транзисторів підключено до шини додатного живлення, емітери шостого, восьмого, десятого, чотирнадцятого та шістнадцятого транзисторів підключено до шини від'ємного живлення. Недоліком прототипу є недостатньо високий коефіцієнт підсилення, що призводить до збільшення похибок при роботі схеми. В основу корисної моделі поставлено задачу створення двотактного симетричного підсилювача струму, в якому за рахунок введення нових елементів та зв'язків між ними підвищується точність роботи завдяки збільшенню коефіцієнта передачі, це розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо. Поставлена задача вирішується тим, що у двотактний симетричний підсилювач струму, який містить джерело струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шістнадцять транзисторів, причому вхідну шину з'єднано з емітерами четвертого та п'ятого транзисторів та емітерами дванадцятого та тринадцятого транзисторів відповідно, колектори третього та четвертого транзисторів об'єднано та з'єднано з базами першого та четвертого транзисторів, колектори п'ятого та шостого транзисторів об'єднано та з'єднано з базами другого та п'ятого транзисторів, емітери першого та другого транзистора об'єднано між собою, бази третього та дев'ятого транзисторів об'єднано і з'єднано з колектором дев'ятого транзистора і першим входом джерела струму, бази шостого та десятого транзисторів об'єднано і з'єднано з колектором десятого транзистора і другим входом джерела струму, бази дванадцятого та тринадцятого транзисторів з'єднано з базами четвертого та п'ятого транзисторів відповідно, бази сьомого та одинадцятого транзисторів об'єднано та з'єднано з колекторами сьомого та першого транзисторів, бази восьмого та чотирнадцятого транзисторів об'єднано та з'єднано з колекторами восьмого та другого транзисторів, колектори одинадцятого та дванадцятого транзисторів об'єднано і з'єднано з базою п'ятнадцятого транзистора, колектори тринадцятого та чотирнадцятого транзисторів об'єднано і з'єднано з базою шістнадцятого транзистора, 1 UA 107585 U 5 10 15 20 25 30 35 40 45 50 55 60 колектори п'ятнадцятого та шістнадцятого транзисторів з'єднано з входом операційного підсилювача, вихід операційного підсилювача з'єднано з вихідною шиною, емітери третього, сьомого, дев'ятого, одинадцятого та п'ятнадцятого транзисторів підключено до шини додатного живлення, емітери шостого, восьмого, десятого, чотирнадцятого та шістнадцятого транзисторів підключено до шини від'ємного живлення, введено шість транзисторів та сім джерел струму, причому бази першого та четвертого транзисторів об'єднано і з'єднано з емітером третього та колектором четвертого транзисторів, бази другого та п'ятого транзисторів об'єднано та з'єднано з емітером шостого та колектором п'ятого транзисторів, емітери першого та другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, базу третього транзистора з'єднано з колектором першого транзистора та другим входом першого джерела струму, базу шостого транзистора з'єднано з колектором другого транзистора та першим входом другого джерела струму, колектори третього та сьомого транзистора об'єднано та з'єднано з базою дев'ятого транзистора та другим входом третього джерела струму, колектори шостого та восьмого транзистора об'єднано та з'єднано з базою десятого транзистора та першим входом четвертого джерела струму, емітер сьомого транзистора об'єднано з емітером восьмого транзистора, емітер дев'ятого транзистора з'єднано з базою одинадцятого транзистора та другим входом п'ятого джерела струму, емітер десятого транзистора з'єднано з базою шістнадцятого транзистора та першим входом шостого джерела струму, колектори дев'ятого та десятого транзисторів з'єднані з шиною нульового потенціалу, емітери дванадцятого та тринадцятого транзисторів об'єднано і з'єднано з базою сьомого транзистора, емітери чотирнадцятого та п'ятнадцятого транзисторів об'єднано і з'єднано з базою восьмого транзистора, бази тринадцятого та чотирнадцятого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, емітер одинадцятого транзистора з'єднано з колектором та базою дванадцятого транзистора, емітер шістнадцятого транзистора з'єднано з колектором та базою п'ятнадцятого транзистора, колектор одинадцятого транзистора з'єднано з базами сімнадцятого та дев'ятнадцятого транзисторів, колектор шістнадцятого транзистора з'єднано з базами вісімнадцятого та двадцять другого транзисторів, бази сімнадцятого та дев'ятнадцятого транзисторів об'єднано та з'єднано з колектором дев'ятнадцятого та емітером двадцятого транзисторів та другим входом сьомого джерела струму, бази вісімнадцятого та двадцять другого транзисторів об'єднано та з'єднано з колектором двадцять другого та емітером двадцять першого транзисторів та першим входом восьмого джерела струму, колектори чотирнадцятого та сімнадцятого транзисторів об'єднано та з'єднано з базою двадцятого транзистора, колектори тринадцятого та вісімнадцятого транзисторів об'єднано та з'єднано з базою двадцять першого транзистора, перші входи першого, третього, п'ятого та сьомого джерел струму та емітери сімнадцятого та дев'ятнадцятого транзисторів підключено до шини додатного живлення, другі входи другого, четвертого, шостого та восьмого джерел струму та емітери вісімнадцятого та двадцять другого транзисторів підключено до шини від'ємного живлення, колектори двадцятого та двадцять першого транзисторів з'єднано з вихідною шиною. На кресленні представлено принципову схему двотактного симетричного підсилювача струму. Пристрій містить вхідну шину 6, яку з'єднано з емітерами четвертого 8 та п'ятого 9 транзисторів, бази першого 2 та четвертого 8 транзисторів об'єднано і з'єднано з емітером третього 7 та колектором четвертого 8 транзисторів, бази другого 4 та п'ятого 9 транзисторів об'єднано та з'єднано з емітером шостого 10 та колектором п'ятого 9 транзисторів, емітери першого 2 та другого 4 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 3, базу третього 7 транзистора з'єднано з колектором першого 2 транзистора та другим входом першого 1 джерела струму, базу шостого 10 транзистора з'єднано з колектором другого 4 транзистора та першим входом другого 5 джерела струму, колектори третього 7 та сьомого 12 транзистора об'єднано та з'єднано з базою дев'ятого 16 транзистора та другим входом третього 11 джерела струму, колектори шостого 10 та восьмого 13 транзистора об'єднано та з'єднано з базою десятого 17 транзистора та першим входом четвертого 14 джерела струму, емітер сьомого 12 транзистора об'єднано з емітером 13 восьмого транзистора, емітер дев'ятого 16 транзистора з'єднано з базою одинадцятого 19 транзистора та другим входом п'ятого 15 джерела струму, емітер десятого 17 транзистора з'єднано з базою шістнадцятого 24 транзистора та першим входом шостого 18 джерела струму, колектори дев'ятого 16 та десятого 17 транзисторів з'єднані з шиною нульового потенціалу 3, емітери дванадцятого 20 та тринадцятого 21 транзисторів об'єднано і з'єднано з базою сьомого 12 транзистора, емітери чотирнадцятого 22 та п'ятнадцятого 23 транзисторів об'єднано і з'єднано з базою восьмого 13 транзистора, бази тринадцятого 21 та чотирнадцятого 22 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 3, емітер одинадцятого 19 транзистора з'єднано з колектором та 2 UA 107585 U 5 10 15 20 25 30 35 40 45 50 базою дванадцятого 20 транзистора, емітер шістнадцятого 24 транзистора з'єднано з колектором та базою п'ятнадцятого 23 транзистора, колектор одинадцятого 19 транзистора з'єднано з базами сімнадцятого 25 та дев'ятнадцятого 27 транзисторів, колектор шістнадцятого 24 транзистора з'єднано з базами вісімнадцятого 26 та двадцять другого 30 транзисторів, бази сімнадцятого 25 та дев'ятнадцятого 27 транзисторів об'єднано та з'єднано з колектором дев'ятнадцятого 27 та емітером двадцятого 28 транзисторів та другим входом сьомого 31 джерела струму, бази вісімнадцятого 26 та двадцять другого 30 транзисторів об'єднано та з'єднано з колектором двадцять другого 30 та емітером двадцять першого 29 транзисторів та першим входом восьмого 32 джерела струму, колектори чотирнадцятого 22 та сімнадцятого 25 транзисторів об'єднано та з'єднано з базою двадцятого 28 транзистора, колектори тринадцятого 21 та вісімнадцятого 26 транзисторів об'єднано та з'єднано з базою двадцять першого 29 транзистора, перші входи першого 1, третього 11, п'ятого 15 та сьомого 31 джерел струму та емітери сімнадцятого 25 та дев'ятнадцятого 27 транзисторів підключено до шини додатного живлення 33, другі входи другого 5, четвертого 14, шостого 18 та восьмого 32 джерел струму та емітери вісімнадцятого 26 та двадцять другого 30 транзисторів підключено до шини від'ємного живлення 34, колектори двадцятого 28 та двадцять першого 29 транзисторів з'єднано з вихідною шиною 35. Пристрій працює таким чином. Вхідний сигнал у вигляді струму надходить на вхідну шину 6. Якщо вхідний струм втікає у схему, то п'ятий 9 та шостий 10 транзистори привідкриваються, а третій 7 та четвертий 8 транзистори призакриваються, відповідно десятий 17 транзистор привідкривається, а дев'ятий 16 транзистор призакривається, відповідно шістнадцятий 24 транзистор призакривається, а одинадцятий 19 транзистор привідкривається, відповідно двадцять перший 29 транзистор привідкривається, а двадцятий 28 транзистор призакривається. При цьому потенціал точки об'єднання колекторів двадцятого та двадцять першого транзисторів наближається до Uж. Вхідний сигнал у вигляді струму надходить на вхідну шину 6. Якщо вхідний струм втікає у схему, то п'ятий 9 та шостий 10 транзистори призакриваються, а третій 7 та четвертий 8 транзистори привідкриваються, відповідно десятий 17 транзистор призакривається, а дев'ятий 16 транзистор привідкривається, відповідно шістнадцятий 24 транзистор привідкривається, а одинадцятий 19 транзистор призакривається, відповідно двадцять перший 29 транзистор призакривається, а двадцятий 28 транзистор привідкривається. При цьому потенціал точки об'єднання колекторів двадцятого та двадцять першого транзисторів наближається до Uж. Вхідна 6 та вихідна 35 шини утворюють вхід та вихід схеми. Шини додатного 33 та від'ємного 34 живлення, а також шина нульового потенціалу 3 задають необхідний рівень напруги для живлення схеми. Відбивачі на другому 4, п'ятому 9, шостому 10 та першому 2, третьому 7, четвертому 8 транзисторах утворюють вхідний каскад схеми. Перше 1, друге 5 джерела струму та відбивачі на другому 4, п'ятому 9, шостому 10 та першому 2, третьому 7, четвертому 8 транзисторах задають режим роботи постійного струму каскадів схеми. Дев'ятий 16, одинадцятий 19 та десятий 17, шістнадцятий 24 транзистори утворюють проміжний підсилювальний каскад. Третє 11, п'яте 15 та четверте 14, шосте 18 джерела струму задають режим роботи для проміжного підсилювального каскаду. Сьомий 12, восьмий 13, тринадцятий 21 та чотирнадцятий 22 транзистори утворюють двонаправлений відбивач струму, який задає режим робочої точки для проміжного і вихідного каскаду. Дванадцятий 20 та п'ятнадцятий 23 транзистори задають зміщення по напрузі для двонаправленого відбивача струму. Відбивачі на сімнадцятому 25, дев'ятнадцятому 27, двадцятому 28 та вісімнадцятому 26, двадцять першому 29, двадцять другом) 30 транзисторах утворюють вихідний каскад схеми. Сьоме 31 та восьме 32 джерела струму задають режим роботи вихідного каскаду. 3 UA 107585 U ФОРМУЛА КОРИСНОЇ МОДЕЛІ 5 10 15 20 25 30 35 40 45 50 55 Двотактний симетричний підсилювач струму, який містить джерело струму, операційний підсилювач, шини додатного і від'ємного живлення, вхідну і вихідну шини, шістнадцять транзисторів, причому вхідну шину з'єднано з емітерами четвертого та п'ятого транзисторів та емітерами дванадцятого та тринадцятого транзисторів відповідно, колектори третього та четвертого транзисторів об'єднано та з'єднано з базами першого та четвертого транзисторів, колектори п'ятого та шостого транзисторів об'єднано та з'єднано з базами другого та п'ятого транзисторів, емітери першого та другого транзистора об'єднано між собою, бази третього та дев'ятого транзисторів об'єднано і з'єднано з колектором дев'ятого транзистора і першим входом джерела струму, бази шостого та десятого транзисторів об'єднано і з'єднано з колектором десятого транзистора і другим входом джерела струму, бази дванадцятого та тринадцятого транзисторів з'єднано з базами четвертого та п'ятого транзисторів відповідно, бази сьомого та одинадцятого транзисторів об'єднано та з'єднано з колекторами сьомого та першого транзисторів, бази восьмого та чотирнадцятого транзисторів об'єднано та з'єднано з колекторами восьмого та другого транзисторів, колектори одинадцятого та дванадцятого транзисторів об'єднано і з'єднано з базою п'ятнадцятого транзистора, колектори тринадцятого та чотирнадцятого транзисторів об'єднано і з'єднано з базою шістнадцятого транзистора, колектори п'ятнадцятого та шістнадцятого транзисторів з'єднано з входом операційного підсилювача, вихід операційного підсилювача з'єднано з вихідною шиною, емітери третього, сьомого, дев'ятого, одинадцятого та п'ятнадцятого транзисторів підключено до шини додатного живлення, емітери шостого, восьмого десятого, чотирнадцятого та шістнадцятого транзисторів підключено до шини від'ємного живлення, який відрізняється тим, що у нього введено шість транзисторів та сім джерел струму, причому бази першого та четвертого транзисторів об'єднано і з'єднано з емітером третього та колектором четвертого транзисторів, бази другого та п'ятого транзисторів об'єднано та з'єднано з емітером шостого та колектором п'ятого транзисторів, емітери першого та другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, базу третього транзистора з'єднано з колектором першого транзистора та другим входом першого джерела струму, базу шостого транзистора з'єднано з колектором другого транзистора та першим входом другого джерела струму, колектори третього та сьомого транзистора, об'єднано та з'єднано з базою дев'ятого транзистора та другим входом третього джерела струму, колектори шостого та восьмого транзистора об'єднано та з'єднано з базою десятого транзистора та першим входом четвертого джерела струму, емітер сьомого транзистора об'єднано з емітером восьмого транзистора, емітер дев'ятого транзистора з'єднано з базою одинадцятого транзистора та другим входом п'ятого джерела струму, емітер десятого транзистора з'єднано з базою шістнадцятого транзистора та першим входом шостого джерела струму, колектори дев'ятого та десятого транзисторів з'єднані з шиною нульового потенціалу, емітери дванадцятого та тринадцятого транзисторів об'єднано і з'єднано з базою сьомого транзистора, емітери чотирнадцятого та п'ятнадцятого транзисторів об'єднано і з'єднано з базою восьмого транзистора, бази тринадцятого та чотирнадцятого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, емітер одинадцятого транзистора з'єднано з колектором та базою дванадцятого транзистора, емітер шістнадцятого транзистора з'єднано з колектором та базою п'ятнадцятого транзистора, колектор одинадцятого транзистора з'єднано з базами сімнадцятого та дев'ятнадцятого транзисторів, колектор шістнадцятого транзистора з'єднано з базами вісімнадцятого та двадцять другого транзисторів, бази сімнадцятого та дев'ятнадцятого транзисторів об'єднано та з'єднано з колектором дев'ятнадцятого та емітером двадцятого транзисторів та другим входом сьомого джерела струму, бази вісімнадцятого та двадцять другого транзисторів об'єднано та з'єднано з колектором двадцять другого та емітером двадцять першого транзисторів та першим входом восьмого джерела струму, колектори чотирнадцятого та сімнадцятого транзисторів об'єднано та з'єднано з базою двадцятого транзистора, колектори тринадцятого та вісімнадцятого транзисторів об'єднано та з'єднано з базою двадцять першого транзистора, перші входи першого, третього, п'ятого та сьомого джерел струму та емітери сімнадцятого та дев'ятнадцятого транзисторів підключено до шини додатного живлення, другі входи другого, четвертого, шостого та восьмого джерел струму та емітери вісімнадцятого та двадцять другого транзисторів підключено до шини від'ємного живлення, колектори двадцятого та двадцять першого транзисторів з'єднано з вихідною шиною. 4 UA 107585 U Комп’ютерна верстка Л. Литвиненко Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5