Багаторозрядний суматор по змінному модулю

Реферат: Багаторозрядний суматор по змінному модулю, що містить від першого до третього первинні входи операндів, первинний вихід результату, причому містить блоки двох типів, які містять логічну схему формування результату, логічну схему формування першого сигналу переносу в старші розряди суматора, логічну схему формування другого сигналу переносу в старші розряди суматора, первинні входи операндів, первинний вихід результату, первинний вхід сигналу SUB, перший та другий первинні бокові виходи переносу до старших розрядів, перший та другий первинні бокові входи переносу з молодших розрядів, також один з типу блоків містить логічну схему формування сигналу SUB, логічну схему формування першого сигналу переносу в молодші розряди суматора, логічну схему формування другого сигналу переносу в молодші розряди суматора, перший та другий первинні бокові входи переносу із старших розрядів, первинний вихід сигналу SUB, перший та другий первинні бокові виходи переносу до молодших розрядів, шість входів логічної схеми формування результату підключені до первинних входів операндів, першого та другого первинних бокових входів сигналів перенесення з молодших розрядів суматора та первинного входу сигналу SUB у переліченій послідовності. UA 68397 U (54) БАГАТОРОЗРЯДНИЙ СУМАТОР ПО ЗМІННОМУ МОДУЛЮ UA 68397 U UA 68397 U 5 10 15 20 25 30 35 40 45 50 55 Багаторозрядний суматор по змінному модулю належить до обчислювальної техніки і може бути використаний у спеціалізованих обчислювальних пристроях, системах асиметричних криптографічних перетворень, системах цифрового підпису. Найбільш близьким до запропонованої корисної моделі є суматор за змінним модулем [1], комірка якого містить дві логічні схеми додавання за модулем 2 та схему логічного множення, при цьому перший та другий входи першої логічної схеми додавання за модулем 2 з'єднано зі входами відповідних розрядних значень відповідно першого та другого операндів пристрою, а вхід перенесення під'єднано до першого виходу перенесення попередньої комірки (за винятком першої), вихід суми першої логічної схеми додавання за модулем 2 під'єднано до першого інформаційного входу другої логічної схеми додавання за модулем 2, вхід перенесення другої логічної схеми додавання за модулем 2 під'єднано до другого виходу перенесення попередньої комірки (за винятком першої), перший та другий виходи перенесення останньої комірки під'єднано відповідно до першого та другого входів елемента АБО, вихід якого під'єднано до першого входу схеми логічного множення комірки, другий вхід схеми логічного множення комірки з'єднано з інформаційним входом переповнення комірки, а вихід - з другим інформаційним входом другої логічної схеми додавання за модулем 2. Недоліком даного суматора є великі апаратні витрати та низька технологічність при реалізації з використанням технології ПЛІС. Задачею даної корисної моделі є удосконалення багато розрядного суматора по змінному модулю шляхом використання блоків двох типів, структура яких базується на використанні найсучасніших досягнень технології ПЛІС. На кресленні зображено функціональну схему суматора по змінному модулю на n розрядів, який містить і блоків 31 та n-і блоків 32. Суматор по змінному модулю також містить первинні входи операндів 7k, 8k, 9k, первинні виходи результату 10k, де к є [0, n-1], перший та другий первинні бокові входи переносу із старших розрядів 22 та 23, перший та другий первинні бокові виходи переносу до старших розрядів 24 та 25, перший та другий первинні бокові входи переносу з молодших розрядів 26 та 27. Всі блоки містять логічну схему 1 формування результату, логічну схему 2 формування першого сигналу переносу в старші розряди суматора, логічну схему 3 формування другого сигналу переносу в старші розряди суматора. Всі блоки k містять первинні входи операндів 7k, 8k, 9k, первинний вихід результату 10k, первинний вхід 12k сигналу SUB, перший та другий первинні бокові виходи переносу до старших розрядів 15k та 16k, перший та другий первинні бокові входи переносу з молодших розрядів 20k та 21k. Блок 31 додатково містить логічну схему 4 формування сигналу SUB, логічну схему 5 формування першого сигналу переносу в молодші розряди суматора, логічну схему 6 формування другого сигналу переносу в молодші розряди суматора, k-ий блок 31 додатково містить перший та другий первинні бокові входи переносу із старших розрядів 13 k та 14k, первинний вихід 17к сигналу SUB, перший та другий первинні бокові виходи переносу до молодших розрядів 18k та 19k. Шість входів логічної схеми 1 формування результату підключені до первинних входів операндів 7k, 8k, 9k, першого та другого первинних бокових входів 20k та 21k сигналів перенесення з молодших розрядів суматора та первинного входу 12к сигналу SUB у переліченій послідовності. П'ять входів логічної схеми 2 формування першого сигналу переносу в старші розряди суматора підключені до первинних входів операндів 7k, 8k, 9k, першого та другого первинних бокових входів 20k та 21k сигналів перенесення з молодших розрядів суматора у переліченій послідовності. Три входи логічної схеми 3 формування другого сигналу переносу в старші розряди суматора підключені до первинних входів операндів 7k, 8k, другого первинного бокового входу 21k сигналу перенесення з молодших розрядів суматора у переліченій послідовності. П'ять входів логічних схем 5,6 формування першого та другого сигналу переносу в молодші розряди суматора підключені до первинних входів операндів 7k, 8k, 9k, першого та другого первинних бокових входів 13k та 14k сигналів перенесення зі старших розрядів суматора у переліченій послідовності. Чотири входи логічної схеми 4 формування сигналу SUB підключені до першого та другого первинних бокових входів 20k та 21k сигналів перенесення з молодших розрядів суматора, виходів із логічних схем 5,6 формування першого та другого сигналу переносу в молодші розряди суматора у переліченій послідовності. Вихід логічної схеми 4 підключений до первинного виходу 17k сигналу SUB. Вихід логічної схеми 1 підключений до первинного виходу результату 10k. Вихід логічної схеми 5 підключений до першого первинного виходу перенесення в молодші розряди 18k. Вихід логічної схеми 6 підключений до другого первинного виходу перенесення в молодші розряди 19 k. Вихід логічної схеми 2 підключений до 1 UA 68397 U 5 10 15 першого первинного виходу перенесення в старші розряди 15k. Вихід логічної схеми 3 підключений до другого первинного виходу перенесення в старші розряди 16k. Перший та другий первинні бокові входи суматора 22 і 23 сигналів перенесення зі старших розрядів суматора підключені до входів 13 і 14 31(n-1) блока. Перший та другий первинні бокові входи суматора 26 і 27 сигналів перенесення з молодших розрядів суматора підключені до входів 20 і 21 32(0) блока. Перший та другий первинні бокові виходи суматора 24 і 25 сигналів переносу до старших розрядів підключені до виходів 15 і 1631(n-1) блока. Запропонований суматор по змінному модулю працює наступним чином. На первинні входи всіх блоків k 7k, 8k та 9k надходять відповідно значення розрядів хk, уk, рk з однаковою вагою двійкових чисел X, Y, P, (k=0,1 …n-1, n- розрядність суматора). На вхід 12 надходить сигнал SUB ознаки віднімання при обчисленні значення Z. На виході 10k блока k формується значення zk, розряду з тією самою вагою числа Z, де Z = (X+Y), якщо X+Y < Р. На первинні входи 13k, 14k надходить закодований сигнал перенесення зі старших розрядів в молодші, на виходах 15 k, 16k формується закодований сигнал перенесення з молодших розрядів до старших розрядів. На виходах 18к, 19к формується кодований сигнал перенесення зі старших розрядів до молодших розрядів. На входи 20k, 21k надходить кодований сигнал перенесення з молодших розрядів до старших розрядів. Схема 1 формує на своїх виходах код у відповідності з Таблицею 1. 20 Схема 2 формує на своїх виходах код у відповідності з Таблицею 2. 25 Схема 3 формує на своїх виходах код у відповідності з Таблицею 3. 2 UA 68397 U Схема 4 формує на своїх виходах код у відповідності з Таблицею 4. 5 Схема 5 формує на своїх виходах код у відповідності з Таблицею 5. 3 UA 68397 U Схема 6 формує на своїх виходах код у відповідності з Таблицею 6. 5 10 15 20 Для побудови n-розрядного суматора використовується і блоків 31 та (n-і) блоків 32. При цьому для всіх k-тих блоків виходи 15,16 підключаються до входів 20, 21 (k+1) блоків. Для блоків 31 виходи (k+1) 17, 18, 19 підключаються до входів 12, 13, 14 k-тих блоків відповідно. Вихід 17 з (n-і) блока 31 підключається до входу 12 всіх блоків 32. На входи 26, 27, що потім підключаються до входів 20, 21 нульового блока 32 необхідно подати сигнали "0". На входи 22, 23, що потім підключаються до входів 13,1 4 (n-1) блока 31 необхідно подати сигнали "0" та "1" відповідно. Витрати при реалізації блока 32 - всього 3 LUT, а для блока 31-6 LUT. Експериментальним шляхом було знайдено кількість блоків 31, при якій затримка видачі результату та витрати при реалізації суматора будуть мінімальними, - і = L –[(L-1) /(tSUB/tLUT+1)], де L - кількість розрядів, tSUB - час затримки проходження сигналу SUB на один блок, tLUT - час затримки видачі сигналу одного LUT. Достовірність роботи суматора була перевірена шляхом моделювання за допомогою САПР ф.ХіlіnхWebPACK ISE. Джерела інформації: 1. Авторское свидетельство СССР № SU1756884 A1, кл. G06F 7/50,1990. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 Багаторозрядний суматор по змінному модулю, що містить від першого до третього первинні входи операндів, первинний вихід результату, який відрізняється тим, що містить блоки двох типів, які містять логічну схему формування результату, логічну схему формування першого сигналу переносу в старші розряди суматора, логічну схему формування другого сигналу переносу в старші розряди суматора, первинні входи операндів, первинний вихід результату, первинний вхід сигналу SUB, перший та другий первинні бокові виходи переносу до старших розрядів, перший та другий первинні бокові входи переносу з молодших розрядів, також один з типу блоків містить логічну схему формування сигналу SUB, логічну схему формування першого сигналу переносу в молодші розряди суматора, логічну схему формування другого сигналу переносу в молодші розряди суматора, перший та другий первинні бокові входи переносу із старших розрядів, первинний вихід сигналу SUB, перший та другий первинні бокові виходи переносу до молодших розрядів, шість входів логічної схеми формування результату підключені до первинних входів операндів, першого та другого первинних бокових входів сигналів перенесення з молодших розрядів суматора та первинного входу сигналу SUB у переліченій послідовності, п'ять входів логічної схеми формування першого сигналу переносу в старші 4 UA 68397 U 5 10 15 20 25 розряди суматора підключені до первинних входів операндів, першого та другого первинних бокових входів сигналів перенесення з молодших розрядів суматора у переліченій послідовності, три входи логічної схеми формування другого сигналу переносу в старші розряди суматора підключені до первинних входів операндів, другого первинного бокового входу сигналу перенесення з молодших розрядів суматора у переліченій послідовності, п'ять входів логічних схем формування першого та другого сигналу переносу в молодші розряди суматора підключені до первинних входів операндів, першого та другого первинних бокових входів сигналів перенесення зі старших розрядів суматора у переліченій послідовності, чотири входи логічної схеми формування сигналу SUB підключені до першого та другого первинних бокових входів сигналів перенесення з молодших розрядів суматора, виходів із логічних схем формування першого та другого сигналу переносу в молодші розряди суматора у переліченій послідовності, вихід логічної схеми формування сигналу SUB підключений до первинного виходу сигналу SUB, вихід логічної схеми формування результату підключений до первинного виходу результату, вихід логічної схеми формування першого сигналу переносу в молодші розряди суматора підключений до першого первинного виходу перенесення в молодші розряди, вихід логічної схеми формування другого сигналу переносу в молодші розряди суматора підключений до другого первинного виходу перенесення в молодші розряди, вихід логічної схеми формування першого сигналу переносу в старші розряди суматора підключений до першого первинного виходу перенесення в старші розряди, вихід логічної схеми формування другого сигналу переносу в старші розряди суматора підключений до другого первинного виходу перенесення в старші розряди, перший та другий первинні бокові входи суматора сигналів перенесення зі старших розрядів суматора підключені до первинних бокових входів переносу із старших розрядів першого блока, перший та другий первинні бокові входи суматора сигналів перенесення з молодших розрядів суматора підключені до первинних бокових входів переносу із молодших розрядів останнього блока, перший та другий первинні бокові виходи сигналів переносу до старших розрядів суматора підключені до первинних бокових виходів переносу до старших розрядів першого блока. 30 Комп’ютерна верстка І. Скворцова Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5