Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами

Реферат: Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; елемент АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний Dтригер зі входом асинхронної установки у нульовий стан, перший і другий двох входові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двох входового елемента І; вихід першого двоходового елемента І з'єднано зі входом асинхронної установки Dтригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі дозволу режиму лічби другого лічильника, входом елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі дозволу режиму завантаження другого лічильника; входи паралельного завантаження даних другого лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску. Введено третій двох розрядний лічильник, виконаної за схемою лічильника Джонсона на двох синхронних DL-тригерах зі входом асинхронної установки у нульовий стан, при цьому, прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і входом елемента АБО, інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера, прямий вихід другого DL-тригера з'єднано з другим входом елементи АБО; вхід дозволу синхронного паралельного завантаження першого лічильника з'єднано з його виходом переповнення; другий вхід першого елемента І з'єднано з виходом інвертора; тактової входи DL-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL - тригерів з'єднано з виходом другого елемента І. UA 96479 U (54) ФОРМУВАЧ ОДИНОЧНОЇ ТРИІМПУЛЬСНОЇ КОДОВОЇ СЕРІЇ З ПРОГРАМОВАНИМИ ЧАСОВИМИ ПАРАМЕТРАМИ UA 96479 U UA 96479 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування одиночної триімпульсної кодової серії з програмованою тривалістю імпульсів в серії і паузи між ними. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. Бюлетень винаходів. № 30, 1972). Патенти на корисну модель України №№ 55951, 61312, 71778, 72614. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами, (патент на корисну модель України № 53542 від 11.10.2010), який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; елемент АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двох входові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двох входового елемента І; вихід першого двоходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом елемента АБО, один з входів якого з'єднано з виходом Dтригера; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі дозволу режиму лічби другого лічильника, входом елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі дозволу режиму завантаження другого лічильника; входи паралельного завантаження даних другого лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу вдосконалення формувача одиночної триімпульсної кодової серії з програмованими часовими параметрами шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; елемент АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двох входові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двох входового елемента І; вихід першого двоходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом елемента АБО, один з входів якого з'єднано з виходом Dтригера; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі дозволу режиму лічби другого лічильника, входом елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі дозволу режиму завантаження другого лічильника; входи паралельного завантаження даних другого лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, відповідно до корисної моделі введено третій двох розрядний лічильник, виконаної за схемою лічильника Джонсона на двох 1 UA 96479 U 5 10 15 20 25 30 35 40 45 50 55 синхронних DL-тригерах зі входом асинхронної установки у нульовий стан, при цьому, прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і входом елемента АБО, інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера, прямий вихід другого DL-тригера з'єднано з другим входом елементи АБО; вхід дозволу синхронного паралельного завантаження першого лічильника з'єднано з його виходом переповнення; другий вхід першого елемента І з'єднано з виходом інвертора; тактової входи DL-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL - тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший (1) і другий (2) реверсивні двійкові лічильники, кожен з яких має вхідналагодження на режим підсумовування/віднімання U, вхід подачі тактових імпульсів С, вхід дозволу паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; перший (10) і другий (11) синхроної DL-тригери, синхронний D-тригер (7) зі входами асинхронної установки у нульовий стан; інвертор (3); елемент АБО (4); перший (8) і другий (9) елемент І; ланцюжок з послідовно сполучених резистора (5) і конденсатора (6), підключеного до джерела живлення +Е. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 4. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан DL-тригерів і лічильників. Один зі входів елемента 4 поєднаний з виходом Dтригера 7, другий -з виходом переповнювання лічильника 1, третій і четвертий з прямими виходами DL-тригерів. Вихід переповнювання лічильника 1, який утворює вихід F формувача, з'єднано зі дозволу режиму лічби лічильника 2, входом елемента 4 і входом інвертора 3, вихід якого з'єднано зі входом дозволу режиму лічби лічильника 1 і другим входом елемента 8. Вихід переповнення лічильника 2 з'єднано його входом дозволу режиму завантаження. Виходи розрядів Q0-Q3 лічильника 2 з'єднано з відповідними входами D0-D3 паралельного завантаження лічильника 1. Входи паралельного завантаження D0-D3 лічильника 2 утворюють входи d0-d3 налагодження формувача на задану тривалість першого імпульсу в серії. Тактової входи DL-тригерів і лічильників сполучені між собою, створюючи вхід С формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан тригерів і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів і на виходах переповнювання Р4 лічильників, що веде до формування рівня 0 на виході елемента 4, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан тригерів і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан тригерів і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході 2 UA 96479 U 5 10 15 20 25 30 35 40 45 50 55 елемента 4, а отже на вході і виході елемента 9, що забезпечує рівень логічної одиниці на входах R тригерів і лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу переповнювання лічильника 2, яке надходить на його вхід дозволу паралельного завантаження L, готує його до прийому інформації зі входів d0-d3. Нульове значення сигналу з виходу переповнювання лічильника 1 надходить на вхід дозволу паралельного завантаження L лічильника 1 і на входи L DL-тригерів, готує лічильник 1 до прийому інформації з виходів Q0-Q3 лічильника 2, а лічильник 3 - до переходу в одиничний стан. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід лічильника 3 в одиничний стан (Q2=0, Q1=1) і паралельне завантаження лічильників 1, 2 значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 2 переходить у стан d3d2d1d0, формуючі це значення на виходах Q3Q2Q1Q0, тобто на входах D0-D3 лічильника 1 і одиничне значення на виході переповнення, нульовий стан лічильника 1 і нульове значення на його виході переповнення залишаться незмінними, У результаті лічильник 2 переходить у режим лічби, режим завантаження лічильника 1 і режим лічби лічильника 3 залишиться незмінним. Під час вступу наступного тактового імпульсу лічильник 2 переходить у стан d3d2d1d0-1, лічильник І переходить у стан d3d2d1d0, лічильник 3 переходить в стан Q2=1, Q1=1, тригер 7 переходить у нульовий стан. У результаті цих змін лічильник 1 переходить у режим лічби, лічильники 2, 3 у режим зберігання. Під час вступу наступного тактового імпульсу відбувається перехід лічильника 1 у стан d3d2d1d0-1, стан лічильників 2, 3 залишається незмінним. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пор, поки зміст лічильника І не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення і рівень логічної одиниці на виході інвертора 3 (на вході Р0 лічильника І), рівень логічного 0 на вході Р0 лічильника 2 і вході L лічильника 3, у результаті чого лічильник 1 переходить у режим завантаження, а лічильники 2, 3 - у режим лічби. І тоді під час вступу чергового тактового імпульсу відбувається паралельне завантаження лічильника 1 значенням d3d2d1d0-1, перехід лічильника 2 у стан d3d2d1d0-2, лічильника 3 у стан Q2=1, Q1=0. Знову як і раніше у результаті цих змін лічильник 1 переходить у режим лічби, лічильники 2, 3 у режим зберігання. Під час вступу наступного тактового імпульсу відбувається перехід лічильника 1 у стан d3d2d1d0-2, стан лічильників 2, 3 залишається незмінним. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пор, поки зміст лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення і рівень логічної одиниці на виході інвертора 3 (на вході Р0 лічильника 1), рівень логічного 0 на вході Р0 лічильника 2 і вході L лічильника 3, у результаті чого лічильник 1 переходить у режим завантаження, а лічильники 2, 3 - у режим лічби. І тоді під час вступу чергового тактового імпульсу відбувається паралельне завантаження лічильника 1 значенням d3d2d1d0-2, перехід лічильника 2 у стан d3d2d1d0-3, лічильника 3 у стан Q2=0, Q1=0. Під час вступу подальших тактових імпульсів процеси аналогічні, але тільки до тих пор, поки зміст лічильника 1 не стане рівним 0, що веде к формуванню рівня логічного нуля на виході елемента АБО 10, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану тригерів і лічильників, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на виході переповнення лічильника 1 генерується одиночна серія імпульсів, що містять три імпульси, тривалість яких залишить від значення D: тривалість першого імпульсу tи1=DT, тривалість другого імпульсу tи2=(D-1)T, тривалість третього імпульсу tи3=(D-2)T. Тривалість паузи між імпульсами дорівнює Т. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів лічильника 3, середнє кільце граф переходів лічильника 2, нижнє кільце - граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанту налагодження D=5 визначаючого тривалість імпульсів на виході формувача: тривалість першого імпульсу tи1=5T, тривалість другого імпульсу tи2=4T, тривалість третього імпульсу tи3=3Т. Тривалість паузи між імпульсами дорівнює Т. На відміну від відомого пристрою формування симетричної одиночної трьох імпульсної кодової серії з програмованими часовими параметрами розширює функціональної можливості формувача. 3 UA 96479 U ФОРМУЛА КОРИСНОЇ МОДЕЛІ 5 10 15 20 25 30 Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; елемент АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний Dтригер зі входом асинхронної установки у нульовий стан, перший і другий двох входові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двох входового елемента І; вихід першого двоходового елемента І з'єднано зі входом асинхронної установки Dтригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі дозволу режиму лічби другого лічильника, входом елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі дозволу режиму завантаження другого лічильника; входи паралельного завантаження даних другого лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, який відрізняється тим, що введено третій дворозрядний лічильник, виконаний за схемою лічильника Джонсона на двох синхронних DL-тригерах зі входом асинхронної установки у нульовий стан, при цьому прямий вихід першого DL-тригера з'єднано зі входом D другого DLтригера і входом елемента АБО, інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера, прямий вихід другого DL-тригера з'єднано з другим входом елементи АБО; вхід дозволу синхронного паралельного завантаження першого лічильника з'єднано з його виходом переповнення; другий вхід першого елемента І з'єднано з виходом інвертора; тактової входи DL-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL - тригерів з'єднано з виходом другого елемента І. 4 UA 96479 U Комп’ютерна верстка В. Мацело Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5