Формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами

Реферат: Формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двох входових елементів І; вихід першого двоходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання лічильника з'єднано зі входом інвертора; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування. Введено: перший і другий синхронної DL-тригери, перший і другий JKтригери зі входом асинхронної установки у нульовий стан, перший з яких має один інверсний вхід и два входу J, один з яких прямий, другий інверсний, другий тригер має один інверсний вхід J и два входу К, один з яких прямий, другий - інверсний; третій, четвертий і п'ятий елементи І, елемент І-НІ, третій елемент АБО. UA 102253 U (12) UA 102253 U UA 102253 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід. [Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. АС СРСР №354544. - Бюлетень винаходів. № 30, 1972]. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, [патент на корисну модель України № 53542 від 11.10.2010], який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двох входових елементів І; вихід першого двоходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання лічильника з'єднано зі входом інвертора; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід Dтригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності двох-імпульсних кодових серій з програмованими часовими параметрами шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двох входових елементів І; вихід першого двоходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання лічильника з'єднано зі входом інвертора; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід Dтригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування, відповідно до корисної моделі введено: перший і другий синхронної DL-тригери, перший і другий JKтригери зі входом асинхронної установки у нульовий стан, перший з яких має один інверсний вхід и два входу J, один з яких прямий, другий інверсний, другий тригер має один інверсний вхід J и два входу К, один з яких прямий, другий - інверсний; третій, четвертий і п'ятий елементи І, елемент І-НІ, третій елемент АБО, при цьому, прямий вихід першого DL-тригера з'єднано зі 1 UA 102253 U 5 10 15 20 25 30 35 40 45 50 55 60 входом D другого DL-тригера і входом третього елемента АБО, інверсний вихід другого DLтригера з'єднано зі входом D першого DL-тригера, прямий вихід другого DL-тригера з'єднано з другим входом третього елемента АБО, вихід якого з'єднано зі входом дозволу режиму завантаження лічильника, другим входом першого елемента АБО, першими входами третього четвертого елементів І; вихід переповнювання лічильника з'єднано з інверсними входами L першого і другого DL-тригерів і першим входом елемента І-НІ, другий вхід якого з'єднано з другим входом третього елемента І, інверсним виходом другого JK-тригера і прямим входом J першого JK-тригера; інверсний вихід першого JK-тригера з'єднано з прямим входом J другого JK-тригера; вихід інвертора з'єднано з другим входом четвертого елемента І; вихід третього елемента І з'єднано з інверсними входами J і К першого і другого JK-тригерів; вихід елемента ІНІ з'єднано зі входом дозволу режиму лічби лічильника; прямий вихід другого JK-тригера з'єднано з першим входом другого елемента АБО, другий вхід якого з'єднано з виходом елемента І; інверсний вихід першого JK-тригера з'єднано з прямим входом К другого JKтригера; інверсний вихід другого JK-тригера з'єднано з прямим входом J першого JK-тригера; вихід другого елемента АБО утворює вихід формувача; тактової входи DL- і JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL- і JK-тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: реверсивний двійковий лічильник 1, налагоджений на режим віднімання U=0, який має вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід R асинхронної установки у нульовий стан, вихід переповнювання Р4; перший 2 і другий 3 синхронної DL-тригери; перший 15 і другий 16 JK-тригери і синхронний D-тригер 7 зі входами R асинхронної установки у нульовий стан; інвертор 4; перший 10, другий 14, третій 17 елементи АБО; перший 8, другий 9, третій 12, четвертий 13 елементи І; елемент І-НІ 11; ланцюжок з послідовно сполучених резистора 5 і конденсатора 6, підключеного до джерела живлення +Е. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан тригерів 2, 3, 15, 16 і лічильника. Прямий вихід тригера 2 з'єднано зі входом D тригера 3 і входом елемента АБО 17. Інверсний вихід тригера 3 з'єднано зі входом D тригера 2. Прямий вихід тригера 3 з'єднано з другим входом елемента АБО 17, вихід якого з'єднано зі входом дозволу режиму завантаження лічильника, другим входом елемента АБО 10, першими входами елементів І 12, 13. Вихід переповнювання лічильника з'єднано з інверсними входами L DL-тригерів і першим входом елемента І-НІ 11, другий вхід якого з'єднано з другим входом елемента 113, інверсним виходом JK-тригера 16 і прямим входом J JK-тригера 15. Інверсний вихід JK-тригера 15 з'єднано з прямим входом J JK-тригера 16. Вихід інвертора з'єднано з другим входом елемента 113. Вихід елемента І 12 з'єднано з інверсними входами J і К JK-тригерів 15, 16. вихід елемента І-НІ з'єднано зі входом дозволу режиму лічби лічильника. Прямий вихід JK-тригера 16 з'єднано з першим входом елемента АБО 14, другий вхід якого з'єднано з виходом елемента І 13. Інверсний вихід JK-тригера 15 з'єднано з прямим входом К JK-тригера 15. Інверсний вихід JKтригера 16 з'єднано з прямим входом J JK-тригера15. Входи паралельного завантаження D0-D3 лічильника утворюють входи d0-d3 налагодження формувача на задану тривалість паузи проміж імпульсами в серії. Тактової входи тригерів 2, 3, 15, 16 і лічильника сполучені між собою, створюючи вхід С формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи асинхронної установки у нульовий стан JK- тригерів і лічильника з'єднано з виходом елемента І 9. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Другий вхід елемента 8 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів. Перший і другий DL-тригери утворюють циклічний пристрій з послідовністю переходів 00-01-11-10-00 (0-1-3-2-0). Перший і другий JK-тригери утворюють циклічної пристрій з послідовністю переходів 00-11-10-00 (0-3-2-0). Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний 2 UA 102253 U 5 10 15 20 25 30 35 40 45 50 55 60 результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан тригерів і лічильника. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильник переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів і на виході переповнювання Р4 лічильника, що веде до формування рівня 0 на виході елемента 4, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан тригерів і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на вході елемента 9 (аотже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан JK-тригерів і лічильника залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента 4, а отже на вході і виході елемента 9, що забезпечує рівень логічної одиниці на входах R тригерів і лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу елемента 17, яке поступає на вхід L лічильника, готує його до переходу у стан d3d2d1d0. Нульове значення сигналу з виходу елемента 12, яке поступає на входи J і К JK - тригерів 15, 16 готує їх до переходу в одиничній стан. Нульове значення сигналу з виходу переповнення, яке поступає на входи L DL-тригерів 2, 3, тригер 2 до переходу в одиничній стан. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід DL-тригер 2 і JKтригерів в одиничний стан і паралельне завантаження лічильника значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник переходить у стан d3d2d1d0, перший циклічний пристрій у стан 01, другий - у стан 11, що веде до формування одиничне значення на виході переповнення і на прямих виходах DL-тригера 2 і JK-тригерів і нульового значення на їх інверсних виходах. У результаті лічильник і DL-тригери 2, 3 переходять у режим зберігання. Під час вступу наступного тактового імпульсу стан лічильника і DL-тригерів 2, 3 залишиться незмінним, a JK-тригер 15 переходить у нульовий стан, при цьому режим зберігання лічильника і JK-тригера 15 залишиться незмінним. Під час вступу наступного тактового імпульсу стан лічильника і тригерів 2, 3, 15 залишиться незмінним, а JK-тригер 16 переходить у нульовий стан, що веде к переходу лічильника у режим лічби (віднімання), a DL- і JK-тригерів у режим зберігання. Під час вступу наступного і подальших тактових імпульсів зміст лічильника буде зменшуватися, а стан DL- і JK-тригерів залишатися незмінним до тих пор, поки зміст лічильника не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення, у результаті чого лічильник переходіть у режим зберігання, а перший циклічний пристрій (тригери 2, 3) у режим переходу і тоді під час вступу чергового тактового імпульсу відбувається перехід DLтригера З в одиничний стан, одиничний стан DL-тригера 2 залишиться незмінним. Під час вступу наступного тактового імпульсу відбувається перехід DL-тригера 2 у нульовий стан, одиничний стан DL-тригера З залишиться незмінним. Під час вступу наступного тактового імпульсу відбувається перехід DL- тригера 3 у нульовий стан. Нульовий стан лічильника, тригерів 2, 15, 16 залишиться незмінним, тобто формувач повертається в вихідний стан. Надалі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході елемента 14 генерується періодична послідовність серій імпульсів, що містять два імпульси, тривалість першого з яких дорівнює 2Т, другого - 3Т. Тривалість паузи між імпульсами в серії дорівнює DT, тривалість паузи між серіями імпульсів дорівнює Т Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки Stop, що формує активний рівень сигналу на вході R асинхронної установки D- тригера 7, що призводить до переходу його у нульовий стан Q=0. Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильника. Якщо у момент вступу тактового імпульсу перший циклічний пристрій знаходитиметься у нульовому стані, то при переході D-тригера 7 у 3 UA 102253 U 5 10 15 20 25 нульовий стан на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень нуля на вході та виході елемента І 9, що призведе до блокування нульового стану тригерів і лічильника, а отже, до припинення процесу генерації. Якщо у момент вступу тактового імпульсу стан першого циклічного пристрою відрізняється від нульового, яке характеризується рівнем логічної одиниці на виході елемента АБО 17, з'єднаного зі входом елемента АБО 10, то на його виході, приєднаного до входу елемента 9, також рівень логічної одиниці. Оскільки на другому вході елемента 9 також рівень логічної одиниці, визначений напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильника і тригерів буде рівень логічної одиниці. Звідси витікає, що після вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню другого імпульсу в серії. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід лічильника і тригерів у нульовий стан, на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану лічильника і тригерів, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів першого циклічного пристрою, виконаного на тригерах 2, 3) друге кільце - граф переходів лічильника, нижнє кільце - граф переходів другого циклічного пристрою, виконаного на тригерах 15, 16) із загальною вершиною, відповідною нульовому стану тригерів і лічильника, а на фіг. 3 - епюри, що ілюструють роботу для варіанту налагодження D=4, що забезпечує тривалість паузи між імпульсами в серії, рівною 4Т. Тривалість першого імпульсу в серії дорівнює 2Т, другого - ЗТ. Тривалість паузи між серіями дорівнює Т. На відміну від відомого пристрою формування періодичної послідовності двох-імпульсних кодових серій з програмованою тривалістю паузи між імпульсами в серії розширює функціональної можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 30 35 40 45 50 55 60 Формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двох входових елементів І; вихід першого двоходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання лічильника з'єднано зі входом інвертора; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування, який відрізняється тим, що введено: перший і другий синхронної DLтригери, перший і другий JK-тригери зі входом асинхронної установки у нульовий стан, перший з яких має один інверсний вхід и два входу J, один з яких прямий, другий інверсний, другий тригер має один інверсний вхід J и два входу К, один з яких прямий, другий - інверсний; третій, четвертий і п'ятий елементи І, елемент І-НІ, третій елемент АБО, при цьому, прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і входом третього елемента АБО, інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера, прямий вихід другого DL-тригера з'єднано з другим входом третього елемента АБО, вихід якого з'єднано зі входом дозволу режиму завантаження лічильника, другим входом першого елемента АБО, першими входами третього четвертого елементів І; вихід переповнювання лічильника з'єднано з інверсними входами L першого і другого DL-тригерів і першим входом елемента І-НІ, другий вхід 4 UA 102253 U 5 10 якого з'єднано з другим входом третього елемента І, інверсним виходом другого JK-тригера і прямим входом J першого JK-тригера; інверсний вихід першого JK-тригера з'єднано з прямим входом J другого JK-тригера; вихід інвертора з'єднано з другим входом четвертого елемента І; вихід третього елемента І з'єднано з інверсними входами J і К першого і другого JK-тригерів; вихід елемента І-НІ з'єднано зі входом дозволу режиму лічби лічильника; прямий вихід другого JK-тригера з'єднано з першим входом другого елемента АБО, другий вхід якого з'єднано з виходом елемента І; інверсний вихід першого JK-тригера з'єднано з прямим входом К другого JK-тригера; інверсний вихід другого JK-тригера з'єднано з прямим входом J першого JKтригера; вихід другого елемента АБО утворює вихід формувача; тактової входи DL- і JKтригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL- і JKтригерів з'єднано з виходом другого елемента І. 5 UA 102253 U Комп’ютерна верстка Г. Паяльніков Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6