Формувач одиночної пачки кодових серій імпульсів з програмованою їх кількістю в пачці, а також кількістю і часовими параметрами імпульсів у серії

Реферат: Формувач одиночної пачки кодових серій імпульсів з програмованою їх кількістю в пачці, а також кількістю і часовими параметрами імпульсів у серії містить три реверсивних двійкових лічильники, підсумовувальнии лічильник, порівнювальний пристрій, синхронний D-тригер, зі входами асинхронної установки у нульовий стан, чотири елементи АБО, чотири елементи І, два інвертори, ланцюжок, що складається з послідовно з'єднаного резистора і конденсатора. UA 102333 U (54) ФОРМУВАЧ ОДИНОЧНОЇ ПАЧКИ КОДОВИХ СЕРІЙ ІМПУЛЬСІВ З ПРОГРАМОВАНОЮ ЇХ КІЛЬКІСТЮ В ПАЧЦІ, А ТАКОЖ КІЛЬКІСТЮ І ЧАСОВИМИ ПАРАМЕТРАМИ ІМПУЛЬСІВ У СЕРІЇ UA 102333 U UA 102333 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування одиночної пачки кодових серій імпульсів з програмованою їх кількістю в пачці, а також кількістю і часовими параметрами імпульсів у серії. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. А. С. СРСР №307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів. № 30, 1972), (Патенти України №№ 55951, 61312, 65818). Недолік відомих пристроїв обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким аналогом є формувач одиночної пачки кодових серій імпульсів з програмованою їх кількістю в пачці, а також кількістю і часовими параметрами імпульсів у серії, (Патент України № 53542 від 11.10.2010), що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом другого елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано з другим входом другого елемента АБО; значення сигналів на входах паралельного завантаження даних першого лічильника визначають тривалість імпульсів на виході формувача; входи паралельного завантаження другого лічильника утворюють входи програмування формувача на задану паузу між імпульсами; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start). Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача одиночної пачки кодових серій імпульсів з програмованою їх кількістю в пачці, а також кількістю і часовими параметрами імпульсів у серії шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач одиночної пачки кодових серій імпульсів з програмованою їх кількістю в пачці, а також кількістю і часовими параметрами імпульсів у серії, що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом другого елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано з другим входом другого елемента АБО; значення сигналів на входах паралельного завантаження даних першого лічильника визначають тривалість імпульсів на виході формувача; входи паралельного 1 UA 102333 U 5 10 15 20 25 30 35 40 45 50 55 60 завантаження другого лічильника утворюють входи програмування формувача на задану паузу між імпульсами; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start), згідно з корисною моделлю, введено: третій реверсивний двійковий лічильник, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан; підсумовувальний лічильник, який має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан; порівнювальний пристрій з інверсними виходами; третій і четвертий елементи І; другий інвертор; третій і четвертий елементи АБО; один вхід третього елемента АБО з'єднано з виходом другого елемента АБО, входом дозволу режиму завантаження другого реверсивного лічильника, першим входом четвертого елемента І; останні входи, кількість яких дорівнює кількості розрядів підсумовувального лічильника, поєднано з його виходами і відповідними входами першого реверсивного лічильника і першою групою входів порівнювального пристрою; друга група входів порівнювального пристрою утворює входи програмування формувача на задану кількість імпульсів у кожній кодовій серії; вихід третього елемента АБО з'єднано другим входом четвертого елемента І, входом другого інвертора, зі входом дозволу режиму лічби третього реверсивного лічильника, вихід переповнення якого з'єднано з його входом дозволу режиму завантаження, другим входом першого елемента АБО; вихід другого інвертора з'єднано з третім входом другого елемента АБО і входом четвертого елемента АБО; другий вхід четвертого елемента АБО з'єднано з виходом переповнення першого лічильника, а вихід зі входом дозволу режиму лічби другого лічильника; вихід четвертого елемента І з'єднано зі входом дозволу режим лічби підсумовувального лічильника; вихід А>В порівнювального пристрою з'єднано з другим входом першого елемента І та першим входом третього елемента І, другий вхід якого з'єднано з виходом другого елемента І входом асинхронної установки у нульовий стан третього реверсивного лічильника; вихід третього елемента І з'єднано зі входом асинхронної установки у нульовий стан підсумовувального лічильника; входи паралельного завантаження даних третього реверсивного лічильника утворюють входи програмування формувача на задану кількість кодових серій в пачці імпульсів на виході формувача; тактової входи третього реверсивного і підсумовувального лічильників з'єднано зі входом формувача. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На кресленні (фіг.1) приведена схема формувача. Формувач містить: перший (1), другий (2) і третій (12) реверсивні двійкові лічильники, налагодженої на режим віднімання (U=0), які мають вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; підсумовувальний лічильник (11), який має вхід подачі тактових імпульсів С, вхід дозволу режиму лічби Р0, вхід асинхронної установки у нульовий стан R; порівнювальний пристрій (13) з інверсним виходом А>В; перший (10), другий (4), третій (14) і четвертий (17) елементи АБО; перший (8), другий (9), третій (15) і четвертий (16) елементи І; перший (3) і другий (18) інвертори; ланцюжок з послідовно сполучених резистора (5) і конденсатора (6), підключеного до джерела живлення +Е; синхронний D-тригер (7) зі входом асинхронної установки у нульовий стан. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан лічильників 1, 2, 12. Вихід переповнювання лічильника 1, який утворює вихід F формувача, з'єднано зі входами елементів 4, 17 і входом інвертора 3, вихід якого з'єднано зі входом Р0 лічильника 1. Вихід переповнювання лічильника 2 з'єднано з другим входом елемента АБО 4. Вихід елемента АБО 4 з'єднано зі входами L лічильників 1, 2, першим входом елемента 16, одним входом елемента 14. Останні входи елемента АБО 14 з'єднано з виходами розрядів Q0Q1Q2Q3 лічильника 11, відповідними входами завантаження D1D1D2D3 лічильника 1 і першою групою входів A1A1A2A3 порівнювального пристрою 13. Вихід елемента 14 з'єднано зі входом Р0 лічильника 12, входом елемента 16, і входом інвертора 18, вихід якого з'єднано зі 2 UA 102333 U 5 10 15 20 25 30 35 40 45 50 55 60 входами елементів 17, 4. Вихід елемента 17 з'єднано зі входом Р 0 лічильника 2. Друга група входів В0В1В2В3 порівнювального пристрою 13 утворює входи b0b1b2b3 програмування формувача на задану кількість імпульсів в серії. Вихід А>В порівнювального пристрою 13 з'єднано з другим входом елемента 8 і першим входом елемента 15, другий вхід якого з'єднано з виходом елемента 9. Вихід елемента 15 з'єднано зі входом R лічильника 11. Вихід переповнювання лічильника 12 з'єднано з його входом Р0 і другим входом елемента 10. Вихід елемента 16 з'єднано зі входом дозволу режиму лічби лічильника 11. Значення сигналів на входах D0D1D2D3 паралельного завантаження даних лічильника 1 визначають тривалість імпульсів на виході формувача. Входи завантаження D0D1D2D3 лічильника 2 утворюють входи d0d1d2d3 програмування формувача на задану тривалість паузи між імпульсами в серії. Входи завантаження D0D1D2D3 лічильника 12 утворюють входи n0n1n2n3 програмування формувача на задану кількість серій в пачці. Тактові входи лічильників сполучені між собою, створюючи вхід С формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start). Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, 15, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан відповідно D-тригера і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригер і лічильники переходять у нульовий стан, формуючи рівень логічного нуля на виході тригера, на виходах переповнення лічильників, на виході елемента 10, з'єднаного зі входом елемента 1 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, при вступу тактових імпульсів нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу готовності (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан, формуючи рівень логічної одиниці на його виході і рівень логічної одиниці на виході елемента 10, а отже на вході і виході елемента І 9, що забезпечує рівень логічної одиниці на входах R лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу переповнення лічильника 12 забезпечує його режим завантаження, режим лічби лічильника 11 і одиничне значення на виході інвертора 18, що забезпечує режим збереження лічильників 1, 2. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід лічильника 11 у стан 0001 формуючі одиничне значення на виході елемента 14 і паралельне завантаження лічильника 12 значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 12 переходить у стан n3n2n1n0, формуючі одиничне значення на виході переповнення, що забезпечує перехід лічильника 12 у режим збереження, і нульове значення на виході інвертора 18 і на виході елемента 4, готує лічильник 1 до прийому інформації з виходів Q3Q2Q1Q0 лічильника 12, лічильник 2 - зі входів d3d2d1d0, режим лічби лічильника 11 залишиться незмінним. І тоді під час вступу другого тактового імпульсу лічильник 1 переходить у стан 0001, лічильник 2 переходить у стан d3d2d1d0, лічильник 11 – у стан 0010, стан лічильника 12 залишиться незмінним. У результаті цих змін лічильники 2, 11 переходять у режим збереження, а лічильник 1 - у режим лічби. Під час вступу наступного тактового імпульсу лічильник 1 переходить у нульовий стан, стан лічильника 2 (рівний d3d2d1d0), лічильника II (рівний 0010) і лічильника 12 (рівний n3n2n1n0) залишаться незмінними. У результаті переходу лічильника 1 у нульовий стан формується нульове значення на вході Р0 лічильника 2, що забезпечує йому режим лічби. І тоді під час вступу наступного тактового імпульсу лічильник 2 переходіть у стан d3d2d1d0 1, стан лічильників 1, 11, 12 залишиться незмінним. Під час вступу подальших тактових імпульсів зміст лічильника 2 зменшується, а стан лічильників 1, 11, 12 залишиться незмінним доти, поки зміст лічильника 2 не стане рівним 0, що забезпечує рівень логічного 0 на виході елемента 4, у результаті чого лічильники 1, 2 переходять у режим завантаження, лічильник 11 у режим лічби. І тоді під час вступу наступного тактового імпульсу лічильник 1 переходіть у стан 0010, лічильник 3 UA 102333 U 5 10 15 20 25 30 35 40 2 знову переходіть у стан d3d2d1d0, лічильник 11 - у стан 0011, стан лічильника 12 залишиться незмінним. Під час вступу подальших тактових імпульсів процеси аналогічні доти, поки при черговому переході лічильник 1 переходить у стан b3b2b1b0, лічильник 2 переходить у стан d3d2d1d0, лічильник 11 - у стан b3b2b1b0+1, що забезпечує рівень логічного 0 на виході А>В порівнювального пристрою 13, на входах і виходах елементів 8, 15, тобто на входах R тригера 7 і лічильника 11, що забезпечує перехід їх у нульовий стан. Під час вступу подальших тактових імпульсів відбувається формування останнього імпульсу в першій серії. Зміст лічильника 1 зменшується, а стан лічильників 2, 11, 12 залишається незмінним доти, поки зміст лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення, у результаті чого лічильник 1 переходить у режим збереження, а лічильник 2 у режим лічби. Під час вступу подальших тактових імпульсів зміст лічильника 2 зменшується, а стан лічильників 1, 11 залишається незмінним доти, поки зміст лічильника 2 не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення. У результаті на виході елемента 14 формується рівень логічного нуля, а на виході інвертора 18 формується рівень логічної одиниці, що забезпечує перехід лічильників 1, 2 у режим збереження, а лічильників 11, 12 у режим лічби, тобто пристрій переходить у стан, який був перед вступом першого тактового імпульсу після запуску. Надалі усі процеси повторюються доти, поки лічильник 12 не перейде у нульовий стан, у результаті чого на виході елемента 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента 9, тобто на входах асинхронної установки нуля лічильників, що приведе до блокування їх нульового стану, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного з включенням джерела живлення після подачі імпульсу запуску (Start) при вступу на вхід С формувача періодичної послідовності тактових імпульсів з періодом Τ на виході формувача генерується одиночна пачка, яка містить програмовану кількість кодових серій, кожна з яких містить програмовану кількість імпульсів, тривалість яких кратна періоду тактових імпульсів і збільшується, от значення, рівного Т, до програмованого значення і програмованою паузою між імпульсами в серії і між серіями. Тривалість останнього імпульсу і кількість імпульсів в серії визначається значенням B=b3b2b1b0: t=ΒΤ. Тривалість паузи між імпульсами в серії визначається значенням D=d3d2d1d0: tn=(D+1)T. Кількість серій імпульсів в пачці визначається значенням N=n3n2n1n0. На фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (перше кільце - граф переходів третього лічильника 1, друге кільце - граф переходів лічильника 11, третє кільце - граф переходів лічильника 2, четверте кільце граф переходів лічильника 12) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанта програмування В=3, D=2, n=4 визначаючого параметри одиночної пачки кодових серій імпульсів на виході формувача. На відміну від відомого пристрою формування одиночної пачки кодових серії імпульсів з програмованою їх кількістю в пачці, а також кількістю і часовими параметрами імпульсів у серії, розширює функціональної можливості і область використання формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 45 50 55 60 Формувач одиночної пачки кодових серій імпульсів з програмованою їх кількістю в пачці, а також кількістю і часовими параметрами імпульсів у серії, що містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, зі входами першого та другого двовходових елементів І; вихід D-тригера з'єднано зі входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом другого елемента АБО і входом інвертора, 4 UA 102333 U 5 10 15 20 25 30 35 вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано з другим входом другого елемента АБО; значення сигналів на входах паралельного завантаження даних першого лічильника визначають тривалість імпульсів на виході формувача; входи паралельного завантаження другого лічильника утворюють входи програмування формувача на задану паузу між імпульсами; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску (Start), який відрізняється тим, що введено: третій реверсивний двійковий лічильник, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан; підсумовувальний лічильник, який має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан; порівнювальний пристрій з інверсними виходами; третій і четвертий елементи І; другий інвертор; третій і четвертий елементи АБО; один вхід третього елемента АБО з'єднано з виходом другого елемента АБО, входом дозволу режиму завантаження другого реверсивного лічильника, першим входом четвертого елемента І; останні входи, кількість яких дорівнює кількості розрядів підсумовувального лічильника, поєднано з його виходами і відповідними входами першого реверсивного лічильника і першою групою входів порівнювального пристрою; друга група входів порівнювального пристрою утворює входи програмування формувача на задану кількість імпульсів у кожній кодовій серії; вихід третього елемента АБО з'єднано другим входом четвертого елемента І, входом другого інвертора, зі входом дозволурежиму лічби третього реверсивного лічильника, вихід переповнення якого з'єднано з його входом дозволу режиму завантаження, другим входом першого елемента АБО; вихід другого інвертора з'єднано з третім входом другого елемента АБО і входом четвертого елемента АБО; другий вхід четвертого елемента АБО з'єднано з виходом переповнення першого лічильника, а вихід - зі входом дозволу режиму лічби другого лічильника; вихід четвертого елемента І з'єднано зі входом дозволу режиму лічби підсумовувального лічильника; вихід А>В порівнювального пристрою з'єднано з другим входом першого елемента І та першим входом третього елемента І, другий вхід якого з'єднано з виходом другого елемента І входом асинхронної установки у нульовий стан третього реверсивного лічильника; вихід третього елемента І з'єднано зі входом асинхронної установки у нульовий стан підсумовувального лічильника; входи паралельного завантаження даних третього реверсивного лічильника утворюють входи програмування формувача на задану кількість кодових серій в пачці імпульсів на виході формувача; тактові входи третього реверсивного і підсумовувального лічильників з'єднано зі входом формувача. 5 UA 102333 U Комп’ютерна верстка Л. Бурлак Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6