Формувач одиночної двоімпульсної кодової серії з програмованими часовими параметрами

Реферат: Формувач одиночної двоімпульсної кодової серії з програмованими часовими параметрами містить: два реверсивні двійкові лічильники, налагоджені на режим віднімання, які мають вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід, налагодження на режим складання-віднімання, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора. Введено: JK-тригер зі входом асинхронної установки у нульовий стан; третій елемент АБО; тривходовий елемент складання по модулю два; перший і другий драйвери зі Z-станом на виході, перший з яких має інверсний вхід дозволу виходу, а другий - прямий. UA 102429 U (54) ФОРМУВАЧ ОДИНОЧНОЇ ДВОІМПУЛЬСНОЇ КОДОВОЇ СЕРІЇ З ПРОГРАМОВАНИМИ ЧАСОВИМИ ПАРАМЕТРАМИ UA 102429 U UA 102429 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування одиночної двоімпульсної кодової серії з програмованими часовими параметрами. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід. [Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів. № 30, 1972]. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач одиночної двоімпульсної кодової серії з програмованими часовими параметрами [патент на корисну модель № 53542], що містить: два реверсивні двійкові лічильники, налагоджені на режим віднімання, які мають вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера, а другий - з виходом переповнювання першого лічильника, входом другого елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби лічильника; вихід другого елемента АБО з'єднано зі входом дозволу режиму завантаження даних лічильника; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактові входи лічильників утворюють вхід формувача-вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; вихід переповнювання лічильника утворює вихід формувача; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача одиночної двоімпульсної кодової серії з програмованими часовими параметрами шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач одиночної двоімпульсної кодової серії з програмованими часовими параметрами, що містить: два реверсивні двійкові лічильники, налагоджені на режим віднімання, які мають вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід налагодження на режим складання-віднімання; вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера, а другий - з виходом переповнювання першого лічильника, входом другого елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби лічильника; вихід другого елемента АБО з'єднано зі входом дозволу режиму завантаження даних лічильника; вихід другого елемента І з'єднано зі входами установки лічильників у нульовий стан; тактові входи лічильників утворюють вхід формувача-вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; вихід переповнювання лічильника утворює вихід формувача; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача, відповідно до корисної моделі, введено: JK-тригер зі входом асинхронної установки у нульовий стан; третій елемент АБО; тривходовий елемент складання по модулю два; перший і другий драйвери зі Z-станом на виході, перший з яких має інверсний вхід дозволу виходу, а другий - прямий, при цьому однойменні виходи драйверів об'єднані з відповідними входами паралельного завантаження даних першого лічильника, входи даних першого драйвера утворюють входи програмування формувача на 1 UA 102429 U 5 10 15 20 25 30 35 40 45 50 55 60 задану тривалість першого імпульсу в кодовій серії на виході формувача, входи даних другого драйвера утворюють входи програмування формувача на задану тривалість другого імпульсу в кодовій серії на виході формувача; прямий вихід JK-тригера з'єднано з першим входом елемента складання по модулю два і другим входом другого елемента АБО; входи даних другого лічильника утворюють входи програмування формувача на задану тривалість паузи між імпульсами; вихід другого елемента АБО з'єднано з інверсними входами J і К JK-тригера; вихід JK-тригера з'єднано з другим входом елемента складання по модулю два, третім входом першого елемента АБО і входами дозволу виходу першого і другого драйверів; третій вхід елемента складання по модулю два з'єднано з виходом переповнення першого лічильника; вихід переповнення другого лічильника з'єднано зі входами другого і третього елементів АБО; вихід елемента складання по модулю два з'єднано зі входом дозволу режиму рахування другого лічильника і входом третього елемента АБО, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження другого лічильника; вихід інвертора з'єднано з другим входом першого елемента І; вихід тактового JK-тригера і другого лічильника з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK-тригера і другого лічильника з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший (1) і другий (2) реверсивні двійкові лічильники, які мають вхід налагодження на режим підсумовування/віднімання U, вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; JK-тригер (3) і синхронний D-тригер (7) зі входами R асинхронної установки у нульовий стан; інвертор (11); перший (10), другий (12) і третій (4) елементи АБО; перший (8) і другий (9), елементи І; тривходовий елемент складання по модулю два (13); два драйвери зі Zстаном на виході, перший (14) з яких має інверсний вхід дозволу виходу (ОЕ), а другий (15) прямий; ланцюжок з послідовно сполучених резистора (5) і конденсатора (6), підключеного до джерела живлення +Е. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R тригера 3 і лічильників. Один зі входів елемента 10 поєднаний з виходом тригера 7, другий - з виходом переповнення лічильника 1, входами елементів 11, 12, 13, третій - з виходом тригера 3, входом елемента 13 і входами дозволу виходу драйверів. Вихід переповнення лічильника 2 з'єднано зі входами елементів 4, 12. Вихід елемента 13 з'єднано зі входом Р0 лічильника 2 і другим входом елемента 4, вихід якого з'єднано зі входом L лічильника 2. Вихід елемента АБО 12 з'єднано зі входом дозволу режиму завантаження лічильника 1 і входами J і К тригера 3. Вихід інвертора з'єднано зі входом дозволу режиму лічби лічильника 1 і другим входом елемента І 8. Однойменні виходи (DO) драйверів об'єднані з відповідними входами (D) паралельного завантаження даних лічильника 1. Входи даних (DI) драйвера 14 утворюють входи b0-b3 програмування формувача на задану тривалість першого імпульсу в кодовій серії на виході формувача, входи даних драйвера 15 утворюють входи d0-d3 програмування формувача на задану тривалість другого імпульсу в кодовій серії на виході формувача. Входи (D) паралельного завантаження даних лічильника 2 утворюють входи р0-р3 програмування формувача на задану тривалість паузи між імпульсами в серії. Вихід переповнювання лічильника 1 утворює вихід формувача (F). Тактові входи тригера 3 і лічильників сполучені між собою, створюючи вхід С формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи асинхронної установки у нульовий стан тригера 3 і лічильників з'єднано з виходом елемента І 9. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого 2 UA 102429 U 5 10 15 20 25 30 35 40 45 50 55 60 проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан тригерів і лічильника. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильник переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригера 3 і на виходах переповнювання Р4 лічильників, що веде до формування рівня 0 на виході елемента 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан тригера 3 і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан тригера 3 і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента 10, а отже на вході і виході елемента 9, що забезпечує рівень логічної одиниці на входах R тригера 3 і лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу елемента 12, яке надходить на вхід L лічильника 1 і на входи J і К тригера 3, готує лічильник 1 до переходу у стан В-=b3b2b1b0, тригер 3 - в одиничний стан. Нульове значення сигналу з виходу елемента 4, яке надходить на вхід L лічильника 2, готує його до переходу у стан Р=р3р2р1р0. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід тригера 3 в одиничний стан, лічильника 2 у стан р3р2р1р0, лічильника 1 у стан В-=b3b2b1b0, що веде до формування одиничного значення на виходах переповнення лічильників і нульового значення на виході інвертора. У результаті тригер 7 переходить у нульовий стан, на виходах драйвера 15 формується значення D=d3d2d1d0, лічильник 1 переходить у режим лічби (віднімання), а лічильник 2 і тригер 3 переходять у режим зберігання. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 буде зменшуватися, а стан лічильник 2 і тригера 3 залишатися незмінним доти, поки зміст лічильника 1 не стане рівним 0, що веде до формування нульового значення на виході переповнення лічильника 1 і на виході елемента 13, тобто на вході Р0 лічильника 2. Лічильник 2 переходить у режим лічби (віднімання), а лічильник 1 і тригер 3 у режим зберігання. І тоді під час вступу під час вступу наступного і подальших тактових імпульсів зміст лічильника 2 буде зменшуватися, а стан лічильника 1 і тригера 3 залишатися незмінним доти, поки зміст лічильника 2 не стане рівним 0, що забезпечує формування нульового значення на виході елемента 12 і одиничного значення на виході елемента 13, тобто переходу лічильника 1 у режим завантаження, лічильника 2 - у режим зберігання, тригера 3 у режим переходу. І тоді під час вступу наступного тактового імпульсу відбувається перехід тригера 3 у нульовий стан і завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи D0-D3 з виходів драйвера 15, тобто лічильник переходить у стан D=d3d2d1d0, що веде до формування одиничне значення на виході переповнення лічильника 1. Лічильник 1 переходить у режим лічби (віднімання), а лічильник 2 і тригер 3 переходять у режим зберігання. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 буде зменшуватися, а нульовий стан лічильника 2 і триггера 3 залишатися незмінним доти, поки зміст лічильника 1 не стане рівним 0, тобто формувач повертається в вихідний стан. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході переповнення лічильника генерується періодична послідовність серій імпульсів, що містять два імпульси, тривалість першого з яких дорівнює ВТ, другого - DT, тривалість паузи між імпульсами в серії дорівнює (Р+1)Т(В-=b3b2b1b0, D=d3d2d1d0, P=p3p2p1p0). На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів тригера 3, друге кільце - граф переходів лічильника 2, нижнє кільце граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану тригера і лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження b3b2b1b0=0100, d3d2d1d0=0101, р3р2р1р0=0011, що забезпечує тривалість першого імпульсу в серії, рівною 4Т, тривалість другого імпульсу дорівнює 5Т, тривалість паузи між імпульсами в серії дорівнює 4Т. На відміну від відомого пристрою формування одиночної двоімпульсної кодової серії з програмованими часовими параметрами розширює функціональні можливості формувача. 3 UA 102429 U ФОРМУЛА КОРИСНОЇ МОДЕЛІ 5 10 15 20 25 30 35 40 Формувач одиночної двоімпульсної кодової серії з програмованими часовими параметрами, що містить: два реверсивні двійкові лічильники, налагоджені на режим віднімання, які мають вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід, налагодження на режим складання-віднімання, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера, а другий - з виходом переповнювання першого лічильника, входом другого елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби лічильника; вихід другого елемента АБО з'єднано зі входом дозволу режиму завантаження даних лічильника; вихід другого елемента І з'єднано зі входами установки лічильників у нульовий стан; тактові входи лічильників утворюють вхід формувача-вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; вихід переповнювання лічильника утворює вихід формувача; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача, який відрізняється тим, що введено: JK-тригер зі входом асинхронної установки у нульовий стан; третій елемент АБО; тривходовий елемент складання по модулю два; перший і другий драйвери зі Z-станом на виході, перший з яких має інверсний вхід дозволу виходу, а другий - прямий, при цьому однойменні виходи драйверів об'єднані з відповідними входами паралельного завантаження даних першого лічильника, входи даних першого драйвера утворюють входи програмування формувача на задану тривалість першого імпульсу в кодовій серії на виході формувача, входи даних другого драйвера утворюють входи програмування формувача на задану тривалість другого імпульсу в кодовій серії на виході формувача; прямий вихід JK-тригера з'єднано з першим входом елемента складання по модулю два і другим входом другого елемента АБО; входи даних другого лічильника утворюють входи програмування формувача на задану тривалість паузи між імпульсами; вихід другого елемента АБО з'єднано з інверсними входами J і К JК-тригера; вихід JK-тригера з'єднано з другим входом елемента складання по модулю два, третім входом першого елемента АБО і входами дозволу виходу першого і другого драйверів; третій вхід елемента складання по модулю два з'єднано з виходом переповнення першого лічильника; вихід переповнення другого лічильника з'єднано зі входами другого і третього елементів АБО; вихід елемента складання по модулю два з'єднано зі входом дозволу режиму рахування другого лічильника і входом третього елемента АБО, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження другого лічильника; вихід інвертора з'єднано з другим входом першого елемента І; вихід тактового JK-тригера і другого лічильника з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK-тригера і другого лічильника з'єднано з виходом другого елемента І. 4 UA 102429 U 5 UA 102429 U Комп’ютерна верстка Г. Паяльніков Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6