Формувач багатофазних серій з перенастроюваною кількістю, тривалістю імпульсів і кількістю їх в серії

Реферат: Формувач багатофазних серій з перенастроюваною кількістю, тривалістю імпульсів і кількістю їх в серії належить до автоматики, імпульсної, обчислювальної і вимірювальної техніки. Формувач багатофазних серій з перенастроюваною кількістю, тривалістю імпульсів і кількістю їх в серії містить три лічильники, два синхронних D-тригери зі входом асинхронної установки у нульовий стан, демультиплексор, три двовходових елементи АБО, два двовходових елементи І, ланцюжок, що складається з послідовно з'єднаного резистора і конденсатора. За допомогою запропонованого винаходу досягається розширення функціональних можливостей формувача. UA 107850 C2 (12) UA 107850 C2 UA 107850 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід належить до імпульсної техніки і призначена для формування багатофазних серій з перенастроюваною кількістю, тривалістю імпульсів і кількістю їх в серії. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. Авторське свідоцтво СРСР №354544. - Бюлетень винаходів. №30, 1972). Патенти на корисну модель України №№61846, 62518,63179, 65452, 76443. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач багатофазних серій з перенастроюваною кількістю, тривалістю імпульсів і кількістю їх в серії (патент України на корисну модель № 65452, бюл. №23, 2011), який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнення; ланка, що складається з послідовно з'єднаних резистора і конденсатора; два синхронних D-тригери зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; два елементи АБО; демультиплексор; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднаний зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднаний з виходом першого елемента АБО, один з входів якого з виходом першого D-тригера, вихід другого елемента АБО з'єднаний зі входом дозволу синхронного паралельного завантаження лічильника; вихід переповнення лічильника з'єднаний з першим входом другого елемента АБО, виходи розрядів лічильника з'єднані з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника і другого D-тригера з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки лічильника у нульовий стан з'єднаний з виходом другого елемента І; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз). Недолік відомого пристрою - обмежені функціональні можливості. В основу винаходу поставлено задачу удосконалення формувача багатофазних серій з перенастроюваною кількістю, тривалістю імпульсів і кількістю їх в серії шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач багатофазних серій з перенастроюваною кількістю, тривалістю імпульсів і кількістю їх в серії, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнення; ланка, що складається з послідовно з'єднаних резистора і конденсатора; два синхронних D-тригера зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; два елементи АБО; демультиплексор; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднаний зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднаний з виходом першого елемента АБО, один з входів якого з виходом першого D-тригера, вихід другого елемента АБО з'єднаний зі входом дозволу синхронного паралельного завантаження лічильника; вихід переповнення лічильника з'єднаний з першим входом другого елемента АБО, виходи розрядів лічильника з'єднані з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника і другого D-тригера з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки лічильника у нульовий стан з'єднаний з виходом другого елемента І; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз), відповідно до виноходу введені: другий і третій реверсивні двійкової лічильники, налагоджені на режим віднімання, які мають вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і 1 UA 107850 C2 5 10 15 20 25 30 35 40 45 50 55 входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнення, третій елемент АБО, при цьому вихід переповнення другого лічильника з'єднаний з другим входом другого елемента АБО, входом дозволу режиму рахування першого лічильника і входом дозволу режиму завантаження другого лічильника; другий вхід першого елемента АБО з'єднаний з виходом другого елемента АБО; вихід переповнення третього лічильника з'єднаний зі входами першого і третього елементів АБО; другий вхід третього елемента АБО з'єднаний зі входом дозволу режиму рахування третього лічильника і виходом другого елемента АБО; вихід третього елемента АБО з'єднаний зі входом дозволу режиму завантаження третього лічильника; інформаційний вхід другого Dтригера з'єднаний з виходом першого елемента АБО; вхід асинхронної установки у нульовий стан другого D-тригера з'єднаний з загальною точкою послідовно сполучених резистора і конденсатора; прямий вихід другого D-тригера з'єднаний з керуючим входом демультиплексора; інверсний вихід другого D-тригера з'єднаний з другим входом першого елемента І; вхід асинхронної установки у нульовий стан другого і третього лічильників з'єднаний зі входом асинхронної установки у нульовий стан першого лічильника; тактової входи другого і третього лічильників з'єднаний з тактовим входом першого лічильника; вхід дозволу режиму рахування другого лічильника з'єднаний з рівнем логічного нуля, входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, входи паралельного завантаження третього лічильника утворюють входи налагодження формувача на задану кількість серій вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: два реверсивні двійкові лічильники 1,2, 13, налагоджені на режим віднімання, кожен з яких має вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід дозволу/заборони режиму лічби, вхід асинхронної установки в нульовий стан R, вихід переповнення Р4; демультиплексор 4; перший (10) тривходовий, другий (3) і третій (13) двовходові елементи АБО; перший (8) і другий (9) двовходові елементи І; перший (7) і другий (11) синхронні D-тригери зі входом R асинхронної установки у нульовий стан; резистор 5 і конденсатор 6. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9 і входом R асинхронної установки у нульовий стан D-тригера 11. Другий вхід елемента 8 з'єднаний з інверсним виходом тригера 11, вихід елемента 8 з'єднаний зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднаний з виходом елемента 10 І інформаційним входом D тригера 11. Один з входів елемента 10 з'єднаний з виходом D-тригера 7, другий - з виходом елемента 3, входом дозволу синхронного паралельного завантаження L лічильника 1, входом елемента 13 і входом Ро дозволу/заборони режиму лічби лічильника 12. Другий вхід елемента 13 з'єднаний з виходом переповнення Р4 лічильника 12 і третім входом елемента 10. Вихід елемента 13 з'єднаний зі входом дозволу синхронного паралельного завантаження L лічильника 13. Вихід переповнення Р4 лічильника 1 з'єднаний з першим входом елемента 3, другий вхід якого з'єднаний з виходом переповнення Р 4 лічильника 2, входом Р0 дозволу/заборони режиму лічби лічильника 1 і входом L дозволу режиму паралельного завантаження лічильника 2. Вхід Р0 дозволу/заборони режиму лічби лічильника 2 з'єднаний з рівнем логічного нуля. Прямий вихід тригера 11 з'єднаний з керуючим входом Ε демультиплексора 4, адресні входи (А0-А3) якого з'єднані з відповідними виходами (Q0-Q3) лічильника 1. Виходи демультиплексора (F0-F15) утворюють виходи формувача. Входи паралельного завантаження (D0-D3) лічильника 1 утворюють входи (d0-d3) налагодження формувача на задану кількість каналів (фаз). Входи паралельного завантаження (D0-D3) лічильника 2 утворюють входи (b0-b3) налагодження формувача на задану тривалість вихідних імпульсів. Входи паралельного завантаження (D0-D3) лічильника 12 утворюють входи (k0-k3) налагодження формувача на задану кількість серій вихідних імпульсів. Тактові входи (С) лічильників і тригера 11 утворюють вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. 2 UA 107850 C2 5 10 15 20 25 30 35 40 45 50 55 60 Працює формувач в наступній послідовності. Наявність ланки, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +.Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки в нульовий стан D-тригера 11 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 7 і лічильників 1, 2, 12. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів 7, 11 і на виходах переповнення Р4 лічильників 1, 2, 12, що веде до формування рівня нуля на виході елемента АБО 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня нуля на його виході і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 6. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх інших режимів, то до тих пір поки на вході елемента 9 (а отже, і на його виході) зберігатиметься рівень логічного нуля, нульовий стан тригера 11 і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента АБО 10, а отже, на вході тригера 11 та виході елемента І 9, що забезпечує рівень логічної одиниці на входах R лічильників 1, 2, 13, знімаючи блокування нульового стану. Нульове значення сигналів з виходів переповнення Р4 лічильників 1, 2 надходить на входи елемента АБО 3, і далі на вхід дозволу синхронного паралельного завантаження L лічильника 1, готуючи його до прийому інформації зі входів d0-d3. Нульове значення сигналу з виходу переповнення Р4 лічильника 2 надходить на його вхід дозволу паралельного завантаження L, готуючи його до прийому інформації зі входів b0-b3. Нульове значення сигналу з виходу переповнення Р4 лічильника 3 і з виходу елемента 3 надходить на вхід елемента 13 і далі на вхід дозволу паралельного завантаження L лічильника 12, готуючи його до прийому інформації зі входів k0-k3. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається перехід тригера 11 в одиничний стан, що веде до формування нульового значення на його інверсному виході, тобто на вході і виході елемента 8, у результаті чого відбувається перехід тригера 7 у нульовий стан і паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи, тобто лічильник 1 переходить у стан Q3Q2Q0=d3d2d1d0, лічильник 2 переходить у стан Q3Q2Q0=b3b2b1b0, лічильник 12 переходить у стан Q3Q2Q0=k3k2k1k0, що веде до формування одиничного значення на виходах переповнення лічильників. У результаті цього лічильник 2 переходить в режим лічби (віднімання), а лічильники 1, 12 - в режим зберігання, при цьому на виходах Q3Q2Q0 лічильника 1, тобто на адресних входах А3А2А1А0 демультиплексора формується значення, яке дорівнює D=d3d2d1d0, що веде до формування одиничного значення на виході демультиплексора (формувача), номер якого співпадає зі значенням D, тобто на виході FD. Під час вступу другого і подальших тактових імпульсів зміст лічильників 1, 12 буде залишатися незмінним, що забезпечує незмінність одиничного значення на виході формувача, номер якого співпадає зі значенням D, а стан лічильника 2 буде зменшуватиметься на одиницю до тих пор, поки його зміст не стане рівним 0, що веде до формування нульового значення на вході Р0 лічильника 1 І вході L лічильника 2, тобто лічильник 1 переходить в режим лічби, а лічильник 2 в режим завантаження, і тоді під час вступу чергового тактового імпульсу С по його фронту відбувається перехід лічильника 1 у стан (d3d2d1d0, -1), що веде до формування одиничного значення на виході формувача, номер якого співпадає з цим значенням, тобто на виході FD-1, лічильник 2 знову переходить у стан В = b3b2b1b0, тобто знову лічильник 2 переходить в режим лічби, а лічильник 1 - в режим зберігання. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пір, поки зміст лічильників 1, 2 не стане рівним 0, що знову веде до формування нульового значення на входах L лічильників 1, 2 і на вході Р0 лічильника 12. У результаті лічильники 1, 2 переходять в режим завантаження, а лічильник 12 переходить в режим лічби, і тоді під час вступу чергового тактового імпульсу лічильник 1 переходить у стан D=d3d2d1d0, лічильник 2-у стан В = b3b2b1b0, а лічильник 12 переходить у стан K = (k3k2k1k0-1), тобто знову лічильник 2 переходить в режим лічби, а лічильники 1, 12 - в режим зберігання. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пір, поки зміст лічильників 1,2, 12 не стане рівним 0. Оскільки у цей момент тригер 7 знаходиться у нульовому стані, то на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на інформаційному вході тригера 11 і на вході та виході елемента І 9, тобто на входах асинхронної 3 UA 107850 C2 5 10 15 20 установки у нульовий стан лічильників, що призведе до блокування їх нульового стану, і тоді з приходом чергового тактового імпульсу тригер 11 перейде у нульовий стан, формуючи сигнал заборони виходів демультиплексора, тобто припинення генерації. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на (D+1) його виходах (починаючи з виходу, номер якого співпадає зі значенням d3d2d1d0, і закінчується виходом з нульовим індексом – F0) генерується серії імпульсів, кількість (NC) яких визначається значенням управляючого слова K-NC=(K+1), тривалість імпульсів (tu) визначається значенням управляючого слова В: tu = (В + 1)Т, а кількість імпульсів в серії Νu (кількість фаз) визначається значенням керуючого слова D: Nu=(D+1). На фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (верхнє кільце - граф переходів тригера 11, друге кільце - граф переходів лічильника 12, третє кільце граф переходів лічильника 1, нижнє кільце - граф переходів лічильника 2) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанту налагодження K=1, D=5, В = 2 визначаючого параметри вихідної послідовності імпульсів, тобто кількість серій – NC = (K+1) = 2, кількість імпульсів в серії (кількість фаз) –Nu =(D+1) =6, тривалість імпульсів в серії – tu = (В + 1)Т = 3Т. На відміну від відомого пристрою формування багатофазних серій з перенастроюваною кількістю, тривалістю імпульсів і кількістю їх в серії розширює функціональні можливості формувача. ФОРМУЛА ВИНАХОДУ 25 30 35 40 45 50 55 60 Формувач багатофазних серій з перенастроюваною кількістю, тривалістю імпульсів і кількістю їх в серії, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнення; ланка, що складається з послідовно з'єднаних резистора і конденсатора; два синхронних D-тригера зі входом асинхронної установки у нульовий стан; перший і другийдвовходові елементи І; два елементи АБО; демультиплексор; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднаний зі входом асинхронної установки першого D-тригера у нульовий стан; другий вхід другого елемента І з'єднаний з виходом першого елемента АБО, один з входів якого з'єднаний з виходом першого D-тригера, вихід другого елемента АБО з'єднаний зі входом дозволу синхронного паралельного завантаження лічильника; вихід переповнення лічильника з'єднаний з першим входом другого елемента АБО, виходи розрядів лічильника з'єднані з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача; тактові входи лічильника і другого D-тригера з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки лічильника у нульовий стан з'єднаний з виходом другого елемента І; входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз), який відрізняється тим, що в нього введені: другий і третій реверсивні двійкові лічильники, налагоджені на режим віднімання, які мають вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, третій елемент АБО, при цьому вихід переповнення другого лічильника з'єднаний з другим входом другого елемента АБО, входом дозволу режиму рахування першого лічильника і входом дозволу режиму завантаження другого лічильника; другий вхід першого елемента АБО з'єднаний з виходом другого елемента АБО; вихід переповнення третього лічильника з'єднаний зі входами першого і третього елементів АБО; другий вхід третього елемента АБО з'єднаний зі входом дозволу режиму рахування третього лічильника і виходом другого елемента АБО; вихід третього елемента АБО з'єднаний зі входом дозволу режиму завантаження третього лічильника; інформаційний вхід другого D-тригера з'єднаний з виходом першого елемента АБО; вхід асинхронної установки у нульовий стан другого D-тригера з'єднаний з загальною точкою послідовно сполучених резистора і конденсатора; прямий вихід другого D-тригера з'єднаний з керуючим входом демультиплексора; інверсний вихід другого D-тригера з'єднаний з другим входом першого елемента І; вхід асинхронної установки у нульовий стан другого і третього лічильників з'єднаний зі входом 4 UA 107850 C2 5 асинхронної установки у нульовий стан першого лічильника; тактові входи другого і третього лічильників з'єднані з тактовим входом першого лічильника; вхід дозволу режиму рахування другого лічильника з'єднаний з рівнем логічного нуля, входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, входи паралельного завантаження третього лічильника утворюють входи налагодження формувача на задану кількість серій вихідних імпульсів. 5 UA 107850 C2 Комп’ютерна верстка І. Скворцова Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6