Формувач періодичної послідовності багатофазних серій з програмованою тривалістю імпульсів і кількістю фаз

Реферат: Формувач періодичної послідовності багатофазних серій з програмованою тривалістю імпульсів і кількістю фаз, містить: два реверсивних двійкових лічильника, налагоджених на режим віднімання; синхронний D-тригер зі входом асинхронної установки у нульовий стан, демультиплексор; ланцюжок, що складається з послідовно з'єднаного резистора і конденсатора; два елемента І; чотири елемента АБО, інвертор. Входи паралельного завантаження першого лічильника утворюють входи програмування формувача на задану тривалість вихідних імпульсів. Входи паралельного завантаження другого лічильника утворюють входи програмування формувача на задану кількість фаз. UA 111374 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ БАГАТОФАЗНИХ СЕРІЙ З ПРОГРАМОВАНОЮ ТРИВАЛІСТЮ ІМПУЛЬСІВ І КІЛЬКІСТЮ ФАЗ UA 111374 U UA 111374 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності багатофазних серій з програмованою тривалістю імпульсів і кількістю фаз. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор: АС СРСР № 307502. - Бюл. № 20, 1971; Тактовий генератор: АС СРСР №354544. - Бюл. № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Відомі формувачі періодичної послідовності багатофазних серій імпульсів з програмованою тривалістю (патенти України на корисну модель 106807, 106808, 106811, 107023, 107028, 1070251, 107253, патенти України на винахід). Недоліком цих пристроїв є складність структури, технології їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання великої кількості блоків і елементів. Найбільш близьким за технічною суттю і функціональними можливостями є формувач періодичної послідовності багатофазних серій з програмованою тривалістю імпульсів (патент України корисну модель 86547), що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; першій і другий реверсивний двійковий лічильник, налагодженої на режим віднімання, що мають вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; демультиплексор; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи АБО; перший і другий елементи І; дешифратор зі входом дозволу (демультиплексор), ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому, загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників нульовий стан; виходи другого лічильника з'єднано з адресними входами демультиплексора, виходи якого утворюють виходи формувача; вихід переповнення другого лічильника з'єднано з першим входом другого елемента АБО, вихід якого з'єднано зі входом. дозволу синхронного завантаження другого лічильника, входи завантаження якого утворюють входи програмування формувача на задану кількість фаз; входи завантаження першого лічильника утворюють входи програмування формувача на задану тривалість імпульсів на виході; виходи розрядів другого лічильника з'єднано з адресними входами демультиплексора; виходи демультиплексора утворюють виходи формувача; поєднаної тактової входи лічильників утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску. Недоліками відомого пристрою є складність структури, технології його виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання додаткового D-тригера. В основу корисної моделі поставленозадачу удосконалення формувача періодичної послідовності багатофазних серій з програмованою тривалістю імпульсів і кількістю фаз, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності багатофазних серій з програмованою тривалістю імпульсів (патент України на корисною модель 86547), що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий реверсивні двійкові лічильники, налагоджені на режим віднімання, що мають вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; демультиплексор; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи АБО; перший і другий елементи І; дешифратор зі входом дозволу (демультиплексор), ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом 1 UA 111374 U 5 10 15 20 25 30 35 40 45 50 55 60 першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; виходи другого лічильника з'єднано з адресними входами демультиплексора, виходи якого утворюють виходи формувача; вихід переповнення другого лічильника з'єднано з першим входом другого елемента АБО, вихід якого з'єднано зі входом дозволу синхронного завантаження другого лічильника, входи завантаження якого утворюють входи програмування формувача на задану кількість фаз; входи завантаження першого лічильника утворюють входи програмування формувача на задану тривалість імпульсів на виході; виходи розрядів другого лічильника з'єднано з адресними входами демультиплексора; виходи демультиплексора утворюють виходи формувача; поєднані тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, згідно з корисною моделлю, введено: інвертор, третій і четвертий елементи АБО, при цьому вихід переповнювання першого лічильника з'єднано зі входом інвертора і входом дозволу демультиплексора; вихід інвертора з'єднано з першим входом третього елемента АБО; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами четвертого елемента АБО, вихід якого з'єднано з другим входом третього елемента АБО і входом дозволу режиму синхронного паралельного завантаження першого лічильника; вихід третього елемента АБО з'єднано з другим входом другого елемента АБО і входом дозволу режиму лічби другого лічильника; вихід переповнювання другого лічильника з'єднано з другим входом першого елемента АБО. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживної потужності і зниження вартості. На фіг. 1 приведена принципова схема формувача. Формувач містить: перший (1) і другий (2) реверсивні двійкові лічильники, (налагоджені на режим віднімання, які мають вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід дозволу режиму рахування Р0, вхід асинхронної установки у нульовий стан R, виходи першого (Q0), другого (Q1), третього (Q2) і четвертого (Q3) розрядів, вихід переповнювання Р4; дешифратор (3) зі входом дозволу Ε (демультиплексор);синхронний Dтригер (4) зі входом асинхронної установки у нульовий стан R; перший (5) і другий (6) двох входові елементи І; перший (7), другий (8), третій (9) і четвертий (10) елементи АБО; інвертор (11); ланцюжок, що складається з послідовно з'єднаних резистора (12) і конденсатора (13). Вихід переповнювання Р4 лічильника 1 з'єднано зі входом інвертора 11 і входом дозволу (Е) демультиплексора, виходи якого утворюють виходи формувача (F0-F15). Вихід інвертора з'єднано з першим входом елемента 9, другий вхід якого з'єднано з виходом елемента 10 і входом дозволу режиму синхронного паралельного завантаження лічильника 1. Входи елемента 10 з'єднано з виходами другого (Q1), третього (Q2) і четвертого (Q3) розрядів лічильника 1. Вихід елемента 9- з'єднано зі входом елемента 8 і входом дозволу режиму лічби лічильника 2. вихід переповнювання лічильника 2 з'єднано зі входами елементів 7, 8. Загальна точка послідовно сполучених резистора 12 і конденсатора 13 з'єднана з інформаційним входом тригера 4, з одним входом елемента 5 і з другим входом елемента 6, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильників 1, 2. Другий вхід елемента 5 утворює вхід зупинки (Stop) формування вихідних імпульсів. Вихід елемента 5 з'єднано зі входом асинхронної установки тригера 4 у нульовий стан. Входи D 3D2D1D0 паралельного завантаження лічильника 1 утворюють входи b3b2b1b0 налагодження формувача на задану тривалість імпульсів на виході формувача. Входи D3D2D1D0 паралельного завантаження лічильника 2 утворюють входи d3d2d1d0 налагодження формувача на задану кількість фаз. Тактові входи С лічильників 1 сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів С з виходу зовнішнього генератора. Тактовий вхід С тригера 4 утворює вхід запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 12 і конденсатора 13, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 5 та 6, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан тригера 4 і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригер і лічильники переходять у нульовий стан, формуючи рівень логічного нуля на прямих виходах і 2 UA 111374 U 5 10 15 20 25 30 35 40 45 50 55 60 на виходах переповнювання Р4 лічильників, на входу дозволу демультиплексора і на його виходах. У результаті цього переходу формується нульове значення на виході елемента 10, тобто на вході L лічильника 1 (готуючи його до завантаження) і одиничне значення на виходах елементів 9, 8 тобто на входах Р0 і L лічильника 2, готуючи його до режиму збереження. Нульове значення на вході елемента 7 веде до формування рівня нуля на його виході, який з'єднаний зі входом елемента 6, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 13, що забезпечує рівень нуля на входах R асинхронної установки у нульовий стан лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір поки на вході елемента 6 (а отже і на його виході) зберігатиметься рівень нуля, нульовий стан лічильників і нульове значення на виходах формувача залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на вхід С тригера 4 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 7, а отже на вході та виході елемента 6, що забезпечує рівень логічної одиниці на входах R лічильників, знімаючи блокування, у результаті чого лічильник 1 переходить у режим готовності до прийому інформації зі входів D0-D3, а лічильник 2 залишається у режимі збереження. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, яки подаються на відповідні входи D3-D0, що веде до формування одиничного значення на виході переповнення лічильника 1, на його вході L і на вході Ε демультиплексора, тобто заборони режиму завантаження лічильника 1, дозволу режиму лічби (віднімання) і формування одиничного значення на виїзді F0 формувача. Оскільки одиничне значення на виходах елементів 9, 8 залишилось незмінним, то нульовий стан лічильника 2 також не змінився, що веде до початку формування одиничного значення на виході F0 формувача. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 зменшуватиметься, а нульовий стан лічильника 2 залишиться незмінним, тобто залишиться незмінним одиничне значення на виході F0 формувача до тих пір, поки зміст лічильника 1не стане рівним 0001. У результаті цього переходу на виходах елементів 10, 9, 8 і на входах L лічильників 1, 2 формується рівень логічного нуля, що веде до переходу лічильника 1 і лічильника 2 в режим завантаження. І тоді під час вступу наступного тактового імпульсу по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b 3b2b1b0, які подаються на відповідні входи D 3-D0, а лічильника 2 - значеннями сигналів d3d2d1d0, які подаються на його відповідні входи D3-D0, що веде до формування одиничного значення на виході елемента 10 на входах L лічильників 1, 2 і на виході демультиплексора, номер якого дорівнює значенню D=d3d2d1d0. У результаті цього переходу лічильник 1 переходить до режиму лічби (віднімання), а лічильник 2 - у режим збереження. Під час вступу подальших тактових імпульсів процеси аналогічні (проілюстровано на графах переходів - фіг. 2 і на часових діаграмах - фіг. 3). Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на виходах формувача генерується багатофазна періодична послідовність з програмованою тривалістю імпульсів, яка визначається значенням управляючого слова В (t и=ВТ) і кількістю фаз (Ν), яка визначається значенням управляючого слова D (N=D+1). Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 4, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників. Якщо у момент вступу імпульсу Stop другий лічильник знаходитиметься у нульовому стані, то при переході тригера 4 у нульовий стан на входах елемента 7 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 6 (на входах асинхронної установки у нульовий стан лічильників 1, що призведе до припинення процесу генерації. Якщо у момент вступу імпульсу Stop другий лічильник знаходитиметься у стані, відмінному від нульового, який характеризується рівнем логічної одиниці на його виході Р 4, з'єднаного зі входом елемента 7, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 6. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 13, який зарядився при включенні джерела живлення, то на виході елемента 6, а отже, і на входах R лічильників буде рівень логічної одиниці. Звідси 3 UA 111374 U 5 10 15 20 витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останніх фаз імпульсів, відмінних від нульових у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід другого лічильника у нульовий стан, на виході елемента 7 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента 6, що приведе до блокування нульового стану лічильників, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з шести кілець (верхнє кільце - граф переходів лічильника 2, друге кільце зверху - значення сигналу на виході F0 формувача, трете зверху - значення сигналу на виході F3 формувача, четверте зверху значення сигналу на виході F2 формувача, п'яте зверху - значення сигналу на виході F1 формувача, нижнє - граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанту програмування В=3, визначаючого тривалість імпульсів - tи=BT=3T, D=3, визначаючого кількість фаз - N=D+1=4. На відміну від відомого пристрою заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживаної потужності і зниження вартості. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 Формувач періодичної послідовності багатофазних серій з програмованою тривалістю імпульсів, що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий реверсивний двійкові лічильники, налагоджені на режим віднімання, що мають вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; демультиплексор; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи АБО; перший і другий елементи І; дешифратор зі входом дозволу (демультиплексор), ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; виходи другого лічильника з'єднано з адресними входами демультиплексора, виходи якого утворюють виходи формувача; вихід переповнення другого лічильника з'єднано з першим входом другого елемента АБО, вихід якого з'єднано зі входом дозволу синхронного завантаження другого лічильника, входи завантаження якого утворюють входи програмування формувача на задану кількість фаз; входи завантаження першого лічильника утворюють входи програмування формувача на задану тривалість імпульсів на виході; виходи розрядів другого лічильника з'єднано з адресними входами демультиплексора; виходи демультиплексора утворюють виходи формувача; поєднані тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, який відрізняється тим, що введено: інвертор, третій і четвертий елементи АБО, при цьому вихід переповнювання першого лічильника з'єднано зі входом інвертора і входом дозволу демультиплексора; вихід інвертора з'єднано з першим входом третього елемента АБО; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами четвертого елемента АБО, вихід якого з'єднано з другим входом третього елемента АБО і входом дозволу режиму синхронного паралельного завантаження першого лічильника; вихід третього елемента АБО з'єднано з другим входом другого елемента АБО і входом дозволу режиму лічби другого лічильника; вихід переповнювання другого лічильника з'єднано з другим входом першого елемента АБО. 4 UA 111374 U 5 UA 111374 U Комп’ютерна верстка Т. Вахричева Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП "Український інститут інтелектуальної власності", вул. Глазунова, 1, м. Київ – 42, 01601 6