Формувач періодичної послідовності трифазних серій імпульсів з програмованою тривалістю і шпаруватістю між однойменними фазами

Реферат: Формувач періодичної послідовності трифазних серій імпульсів з програмованою тривалістю і шпаруватістю між однойменними фазами, яка дорівнює трьом, містить: реверсивний двійковий лічильник, налагоджений на режим віднімання; два JK-тригери, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів (станів) 00-11-10-00 (0-3-2-0), кількість яких визначає задану шпаруватість, яка дорівнює трьом; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з'єднаного резистора і конденсатора; п'ять елементів Т, два елемента АБО, інвертор, елемент АБО-НІ. Входи паралельного завантаження лічильника утворюють входи програмування формувача на задану тривалість вихідних імпульсів. UA 111375 U (12) UA 111375 U UA 111375 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності трифазних серій імпульсів з програмованою тривалістю і шпаруватістю між однойменними фазами, яка дорівнює трьом. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор: Авторське свідоцтво СРСР № 307502. - Бюл. № 20, 1971; Тактовий генератор: Авторське свідоцтво СРСР № 354544. - Бюл. № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Відомі формувачі багатофазних серій імпульсів з програмованою тривалістю (патенти України на винахід 106807, 106808, 1068810, 106811, 107023, 107850). Недоліком цих пристроїв є складність структури, технології їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох або трьох реверсивних двійкових лічильників, демультиплексорів. Найбільш близьким за технічною суттю і функціональними можливостями є формувач періодичної послідовності трифазних серій імпульсів з програмованою тривалістю і шпаруватістю між однойменними фазами (патент України на винахід 107242), що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. Недоліком відомого пристрою є складність структури, технології його виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників також другого D-тригера і демультиплексора. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності трифазних серій імпульсів з програмованою тривалістю і шпаруватістю між однойменними фазами, яка дорівнює трьом, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності трифазних серій імпульсів з програмованою тривалістю, що містить: синхронний D-тригер із входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки Dтригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, згідно з корисною моделлю, введено: інвертор; третій, четвертий і п'ятий 1 UA 111375 U 5 10 15 20 25 30 35 елементи І; елемент АБО-НІ; перший і другий JK-тригери зі входами асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 00-11-10-00 (0-3-2-0); перший JK-тригер має один вхід K і два входи J, об'єднаних по І, другий тригер має один вхід J і два входи K, об'єднані по І, при цьому інверсний вихід першого JKтригера з'єднано з одним зі входів K другого JK-тригера і входом четвертого елемента І; прямий вихід першого JK-тригера з'єднано з першим входом п'ятого елемента І; інверсний вихід другого JK-тригера з'єднано з одним зі входів J першого JK-тригера і з одним зі входів третього елемента І, вихід якого з'єднано з другим входом першого елемента АБО; прямий вихід другого JK-тригера з'єднано з другими входами четвертого і п'ятого елементів І; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано з першим входом елемента АБО-НІ і входом дозволу режиму синхронного паралельного завантаження першого лічильника; вихід переповнення першого лічильника з'єднано з другим входом третього елемента І і входом інвертора, вихід якого з'єднано з другим входом елемента АБО-НІ; вихід елемента АБО-НІ з'єднано зі входом K і другим входом J першого JK-тригера, входом J і другим входом K другого JK-тригера; вихід третього елемента І утворює вихід нульової фази, вихід четвертого елемента І утворює вихід третьої фази, вихід п'ятого елемента І утворює вихід другої фази; тактові входи JK-тригерів з'єднано зі входом формувача; входи установки у нульовий стан JK-тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживчої потужності і зниження вартості. На фіг. 1 приведена принципова схема формувача. Формувач містить: перший реверсивний двійковий лічильник (1), який має вхід подачі імпульсів синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L i входи подачі даних D0-D3, вхід дозволу режиму рахування Р0, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р 4; другий лічильник, з послідовністю переходів 00-11-10-00 (0-3-2-0), виконаний на двох JKтригерах (2, 3) зі входами асинхронної установки у нульовий стан R; синхронний D-тригер (4) зі входом асинхронної установки у нульовий стан R; перший (5), другий (6), третій (7), четвертий (8) і п'ятий (9) двовходові елементи І; перший (10) і другий (11) елементи АБО; елемент АБО-НІ (12); інвертор (13); ланцюжок, що складається з послідовно з'єднаних резистора (14) і конденсатора (15). Перший JK-тригер має один вхід K і два входи J, об'єднані по І. Другий JKтригер має один вхід J і два входи K, об'єднані по І. Інверсний вихід ( Q ) тригера 2 з'єднано з 40 45 50 55 одним зі входів K тригера 3. Інверсний вихід ( Q ) тригера 3 з'єднано з одним зі входів J тригера 2 і з першим входом елемента 7. Інверсний вихід JK-тригера 2 з'єднано з одним зі входів K JKтригера 3 і входом елемента 8. Прямий вихід JK-тригера 2 з'єднано з першим входом елемента 9. Інверсний вихід JK-тригера 3 з'єднано з одним зі входів J першого JK-тригера 2 і з одним зі входів елемента 7, вихід якого з'єднано з другим входом першого елемента 10. Прямий вихід JK-тригера 3 з'єднано з другими входами елементів 8, 9. Вихід елемента 7 з'єднаний зі входом елемента 10, вихід якого з'єднано зі входом елемента 6. Вихід переповнювання Р 4 лічильника 1 з'єднано зі входом інвертора 11 і другим входом елемента 10. Вихід елемента 7 утворює вихід нульової фази (F0), вихід елемента 8 утворює вихід другої (F 2) і фази, вихід елемента 9 утворює вихід першої (F1) фази. Виходи другого (Q1), третього (Q2) і четвертого (Q3) розрядів лічильника 1 з'єднано зі входами елемента 11, вихід якого з'єднано з першим входом елемента 12 і входом L лічильника 1. Загальна точка послідовно сполучених резистора 14 і конденсатора 15 з'єднана з інформаційним входом тригера 4, з одним входом елемента 5 і з другим входом елемента 6, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильника 1 і JKтригерів 2, 3. Другий вхід елемента 8 утворює вхід зупинки (Stop) формування вихідних імпульсів. Вихід елемента 8 з'єднано зі входом асинхронної установки тригера 7 у нульовий стан. Другий вхід елемента 5 утворює вхід зупинки (Stop) формування вихідних імпульсів. Вихід елемента 5 з'єднано зі входом асинхронної установки тригера 4 у нульовий стан. Входи D3D2D1D0 паралельного завантаження лічильника 1 утворюють входи b 3b2b1b0 налагодження формувача на задану тривалість імпульсів на виході формувача. Тактові входи С лічильника 1 і JK-тригерів сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів С з виходу зовнішнього генератора. Тактовий вхід С тригера 4 утворює вхід запуску (Start) формування вихідних імпульсів. 2 UA 111375 U 5 10 15 20 25 30 35 40 45 50 55 60 Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 14 і конденсатора 15, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 5 та 6, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан лічильника 1 і тригерів 2, 3, 4. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригери і лічильник 1 переходять у нульовий стан, формуючи рівень логічного нуля на прямих виходах і на виході переповнювання Р4 лічильника 1, на прямих виходах JK-тригерів, на виході елемента 11, на вході дозволу синхронного завантаження лічильника 1, одиничне значення на виході інвертора, нульове значення на виході елемента 12 і на виході елемента 7, що веде до формування рівня логічного нуля на виході елемента 10, який з'єднаний зі входом елемента 6, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 15, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника 1 і JK-тригерів. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 6 (а отже і на його виході) зберігатиметься рівень нуля, нульовий стан лічильника і JK-тригерів і нульове значення на виході формувача залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на вхід С тригера 4 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 10, а отже на вході та виході елемента 6, що забезпечує рівень логічної одиниці на входах R лічильника і JKтригерів, знімаючи блокування, у результаті чого лічильник 1 переходить у режим готовності до прийому інформації зі входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3-D0, що веде до формування одиничного значення на виході переповнення лічильника 1, на виході елемента 11, що веде до заборони режиму завантаження і дозволу режиму лічби (віднімання) лічильника 1. Оскільки нульове значення на виході елемента 12 залишилось незмінним, то нульовий стан JK-тригерів також залишається незмінним. У результаті цього переходу починається формування одиничного значення на виході елемента 7, тобто на виході нульовий фази (F0) формувача. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 буде зменшуватиметься, а нульовий стан JK-тригерів залишиться незмінним, тобто залишиться незмінним одиничне значення на інверсних виходах JK-тригерів і на виході F0 формувача до тих пор, поки зміст лічильника 1 не стане рівним 0001. У результаті цього переходу на виході елемента 11 і на вході L лічильника 1 формується рівень логічного нуля, а на виході елемента 12 формується рівень логічної одиниці, що веде до переходу лічильника 1 в режим завантаження, а лічильника 2 (JK-тригерів) - в режим переходу у наступний стан, і тоді під час вступу наступного тактового імпульсу по його фронту знову відбувається паралельне завантаження лічильника 1 значеннями сигналів b 3b2b1b0, які подаються на відповідні входи D3D0, а перший і другий JK-тригери переходять в одиничний стан, що веде до формування одиничного значення на виході елемента 11 (на вході L лічильника 1), нульового значення на виході елемента 7, і одиничного значення на виході елемента 8, тобто на виході F1 формувача, що знову веде до заборони режиму завантаження, дозволу режиму лічби (віднімання) лічильника 1 і заборони переходу JK-тригерів. Під час вступу подальших тактових імпульсів процеси аналогічні (проілюстровано на графіках переходів - фіг. 2 і на часових діаграмах - фіг. 3). Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виходах формувача генерується трифазна періодична послідовність імпульсів з програмованою тривалістю, яка визначається значенням управляючого слова В-tи=ВТ. Зупинка процесу формування імпульсів на виході здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід Stop, що формує рівень логічного нуля на вході R асинхронної установки D-тригера 4, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників. Якщо у момент вступу тактового імпульсу другий JK-тригер знаходитиметься у одиничному стані, який характеризується рівнем логічного нуля на його інверсному виході і на виході елемента 7, то при переході тригера 4 у нульовий стан на входах елемента 10 і його виході 3 UA 111375 U 5 10 15 20 25 30 35 40 45 50 55 60 буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 6, на входах асинхронної установки у нульовий стан лічильника 1 і JK-тригерів, що призведе до припинення процесу генерації. Якщо у момент вступу другий JK-тригер знаходитиметься у нульовому стані, який характеризується рівнем логічної одиниці на його інверсному виході, на виході формувача, з'єднаного зі входом елемента 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 6. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 15, який зарядився при включенні джерела живлення, то на виході елемента 6, а отже, і на входах R лічильника і JK-тригерів буде рівень логічної одиниці. Звідси видно, що у момент вступу імпульсу припинення генерації не станеться. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід другого JKтригера у нульовий стан, на виході елемента 7 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента 6, що приведе до блокування нульового стану лічильника і JK-тригерів, а отже до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений графік переходів формувача, що складається з п'яти кілець (перше кільце зверху - графік переходів лічильника 1, друге - значення сигналу на виході нульової фази формувача, третє - значення сигналу на виходів першої фази формувача, четверте - значення сигналу на виході другої фази формувача, нижнє - графік переходів другого лічильника) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження В=3, що визначає часові параметри вихідної періодичної послідовності імпульсів - тривалість імпульсів дорівнює 3Т, шпаруватість однойменних фаз імпульсів також дорівнює трьом. На відміну від відомого пристрою заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживчої потужності і зниження вартості. ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач періодичної послідовності трифазних серій імпульсів з програмованою тривалістю і шпаруватістю між однойменними фазами, що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки Dтригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, який відрізняється тим, що введено: інвертор; третій, четвертий і п'ятий елементи І; елемент АБО-НІ; перший і другий JK-тригери зі входами асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 00-11-10-00 (0-3-2-0); перший JK-тригер має один вхід K і два входи J, об’єднані по І, другий тригер має один вхід J і два входи K, об’єднані по І, при цьому інверсний вихід першого JKтригера з'єднано з одним зі входів K другого JK-тригера і входом четвертого елемента І; прямий вихід першого JK-тригера з'єднано з першим входом п'ятого елемента І; інверсний вихід другого JK-тригера з'єднано з одним зі входів J першого JK-тригера і з одним зі входів третього елемента І, вихід якого з'єднано з другим входом першого елемента АБО; прямий вихід другого JK-тригера з'єднано з другими входами четвертого і п'ятого елементів І; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано з першим входом елемента АБО-НІ і входом дозволу режиму синхронного 4 UA 111375 U 5 паралельного завантаження першого лічильника; вихід переповнення першого лічильника з'єднано з другим входом третього елемента І і входом інвертора, вихід якого з'єднано з другим входом елемента АБО-НІ; вихід елемента АБО-НІ з'єднано зі входом K і другим входом J першого JK-тригера, входом J і другим входом K другого JK-тригера; вихід третього елемента І утворює вихід нульової фази, вихід четвертого елемента І утворює вихід третьої фази, вихід п'ятого елемента І утворює вихід другої фази; тактові входи JK-тригерів з'єднано зі входом формувача; входи установки у нульовий стан JK-тригерів з'єднано з виходом другого елемента І. 5 UA 111375 U Комп’ютерна верстка Т. Вахричева Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП "Український інститут інтелектуальної власності", вул. Глазунова, 1, м. Київ – 42, 01601 6