Спосіб паралельного доступу до даних в пам’яті за фіксованими індексами з одночасним записом і зчитуванням даних та пристрій для його реалізації

Реферат: Винахід належить до області обчислювальної техніки і може бути використаний при побудові пристроїв пам'яті. Спосіб параллельного доступу до даних в пам’яті за фіксованими індексами полягає у тому, що для кожного даного вхідного масиву наперед визначають комірку пам'яті, до якої це дане буде записане. Цю комірку ідентифікуюь за номером рядка розміщення даного у вихідному масиві даних шляхом введення елемента збіжності, який формує одиничний сигнал при збіжності з цим номером. Вихід цієї комірки з'єднують з виходом пристрою пам'яті, номер якого збігається з номером стовпця розміщення даного у вихідному масиві даних До пам'яті записують дані, сформовані в масив, зберігають ці дані, та з пам'яті одночасно з записом зчитують дані попередньо записаного масиву. Пристрій паралельного доступу до даних в пам'яті за фіксованими індексами з одночасним записом і зчитуванням даних містить n блоків 10 ,11 ,... 1n 1 пам'яті стовпця, кожний з яких містить m комірок пам'яті, де n - кількість стовпців у матриці даних, m - кількість рядків у матриці даних, входи даних 2 0 ,21 ,... 2 n 1 , внутрішні шини даних 30 ,31 ,... 3n 1 , вихідні регістри 4 0 ,41 ,... 4 n1 , виходи даних 50 ,51 ,... 5 n 1 , вхід 6 подання тактових імпульсів, вхід 7 початку запису-зчитування масиву даних, лічильник 8 номерів рядків вихідного масиву даних. Кожна j-a комірка пам'яті і-го блока 1i пам'яті стовпця пристрою пам'яті із впорядкованим доступом з одночасним записом і зчитуванням даних містить тригер 9 режиму роботи, регістр 10 даного, елемент 11 збіжності та елемент 12 підключення до шини. Технічним результатом винаходу є можливість одночасного запису та зчитування даних. UA 115723 C2 (12) UA 115723 C2 UA 115723 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід належить до області обчислювальної техніки і може бути використаний при побудові пристроїв пам'яті. Відомий спосіб доступу до даних в пам'яті за ознаками та пристрій для його реалізації (пристрій пам'яті з асоціативним доступом), який складається з комірок, до яких в режимі запису записують дані з вхідних портів, зберігають ці дані, та в режимі зчитування зчитують дані на вихідні порти. Відповідно до цього способу дані записують в довільні вільні (звільнені) комірки і з пам'яті дане вибирають за значенням його ознаки, яку записують в комірку разом з цим даним, для чого до складу пам'яті вводять пристрій пошуку даного та виконують операцію порівняння шуканої ознаки з усіма записаними до пам'яті ознаками і, тим самим, знаходять місце розміщення даного, яке підлягає зчитуванню, [Угрюмов Е.П. Цифровая схемотехника. / Е.П. Угрюмов // - СПб.: БХВ - Санкт-Петербург. 2000.-528 с; стор.182]. Як ознака може бути і значення самого даного. Недоліками способу доступу до даних в пам'яті за ознаками та пристрою для його реалізації є те, що пошук здійснюється одночасно лише за однією ознакою, що не забезпечує паралельного доступу до даних з різними ознаками, а також необхідність проведення в режимі зчитування порівняння шуканої ознаки з ознаками наявних у пам'яті даних, що вимагає великих затрат на елементи доступу та сповільнює роботу пам'яті. Відомий спосіб доступу до даних в пам'яті за адресами та пристрій для його реалізації (пристрій пам'яті з адресним доступом), який складається з комірок та засобів адресного доступу до кожної комірки, до яких в режимі запису записують дані з вхідного порту, зберігають ці дані, та в режимі зчитування зчитують дані на вихідний порт. Відповідно до цього способу разом із кожним даним під час його запису до пам'яті та під час його зчитування з пам'яті подають адресу комірки пам'яті (її номер), яка ідентифікує цю комірку, з тим, щоб за допомогою засобів адресного доступу до кожної комірки здійснити запис даного до цієї комірки, або його зчитування з цієї комірки [Мельник А.О. Архітектура комп'ютера. / А.О. Мельник // - Луцьк. Волинська обласна друкарня, 2008.-470 с; стор. 309, 310,331-334]. Спосіб доступу до даних в пам'яті за адресами найширше використовується в сучасних комп'ютерах. Недоліки відомого способу доступу до даних та пристрою для його реалізаціїнеможливість паралельного доступу до даних з багатьох портів та необхідність зберігання адрес комірок пам'яті, до яких записані дані, для того, щоб при потребі ці дані можна було знайти та зчитати, а також необхідність подачі адреси на адресний вхід пам'яті як при запису даного, так і при його зчитуванні. Відомий спосіб послідовного доступу до даних в пам'яті та пристрій для його реалізації (пристрій пам'яті з послідовним доступом), який складається з комірок, до яких в режимі запису записують дані з вхідних портів, зберігають ці дані, та в режимі зчитування зчитують дані на вихідні порти, причому записані в комірки пам'яті дані утворюють деяку чергу [Угрюмов Е.П. Цифровая схемотехника. / Е.П. Угрюмов // - СПб.: БХВ - Санкт-Петербург. 2000.-528 с; стор. 181, 189-190]. Зчитування даних з черги здійснюється послідовно одне за одним в порядку запису або в зворотному порядку. Прямий порядок зчитування забезпечується пам'яттю FIFO з дисципліною обслуговування "перший прийшов - перший вийшов" (First In-First Out), а також в файлових і циклічних запам'ятовуючих пристроях. Обернений порядок зчитування забезпечується пам'яттю LIFO з дисципліною обслуговування "останній прийшов - перший вийшов" (Last In-First Out). Недолік відомого способу доступу до даних та пристрою для його реалізації - неможливість паралельного доступу до даних з багатьох портів. Крім того, спосіб послідовного доступу до даних в пам'яті має низькі функціональні можливості, так як він не забезпечує іншого, крім послідовного, порядку доступу до даних. Відомий спосіб доступу до даних в пам'яті за індексами відповідно до якого до пам'яті в режимі запису записують дані, сформовані в масив, зберігають ці дані, та з пам'яті в режимі зчитування зчитують дані, сформовані в масив, кожному даному привласнюють індекс, який вказує номер стовпця та номер рядка розміщення даного у вихідному масиві даних, та в режимі запису записують його разом з даним до пам'яті, а в режимі зчитування зчитують дані з пам'яті в порядку, заданому значеннями привласнених їм індексів, причому вказаний індексом номер стовпця збігається з номером порту пам'яті, яким зчитується дане, якому він привласнений, а вказаний індексом номер рядка збігається з номером такту зчитування даного, якому він привласнений [Спосіб впорядкованого доступу до даних за індексами та пристрій для його реалізації. Патент України № 106007, 10.07.2014]. Відомий пристрій доступу до даних в пам'яті за індексами, який містить вхід подання тактових імпульсів, вхід запису-зчитування, М блоків пам'яті рядка, де М - кількість рядків у матриці запам'ятовуваних даних, К інформаційних шин, де К - кількість стовпців у матриці 1 UA 115723 C2 5 10 15 20 25 30 35 40 45 50 55 запам'ятовуваних даних, М виходів зайнятості блоків пам'яті рядка, вхід 6 початкового встановлення, кожен блок пам'яті рядка містить К регістрів даних, К регістрів номерів стовбців, К лічильників номерів рядків, К демультиплексорів, елемент НІ, тригер, елемент I-НІ та елемент І [Спосіб впорядкованого доступу до даних за індексами та пристрій для його реалізації. Патент України № 106007, 10.07.2014]. Відомий пристрій забезпечує паралельний доступ до даних в пам'яті з багатьох портів за індексами. Недоліком відомого пристрою є те, що він не забезпечує одночасного запису і зчитування даних, а також для забезпечення доступу до даних за довільними значеннями індексів потребує великих затрат обладнання. Разом з тим, в багатьох випадках застосування цього типу пам'яті є потреба в одночасному запису і зчитуванні даних, зокрема при її застосуванні в процесорах потокової та паралельної структури. При цьому у великій кількості застосувань потрібно забезпечувати паралельний доступ з багатьох портів до даних в пам'яті за фіксованими значеннями їхніх індексів. В основу винаходу поставлено задачу створити спосіб та пристрій доступу до даних в пам'яті за фіксованими індексами, який би забезпечив одночасний паралельний запис і зчитування даних, і, тим самим, розширити його функціональні можливості та зменшити затрати обладнання. Поставлена задача вирішується тим, що в способі паралельного доступу до даних в пам'яті за фіксованими індексами, відповідно до якого до пам'яті записують дані, сформовані в масив, зберігають ці дані та з пам'яті зчитують дані, сформовані в масив, відповідно до винаходу кожне дане вхідного масиву записується до наперед визначеної комірки пам'яті, яка ідентифікується за номером рядка розміщення цього даного у вихідному масиві даних та вихід якої з'єднано з виходом пристрою, номер якого збігається з номером стовпця розміщення даного у вихідному масиві даних, а в цей же час з цієї комірки зчитується дане раніше записаного масиву даних. Поставлена задача вирішується також тим, що в пристрої паралельного доступу до даних в пам'яті за фіксованими індексами з одночасним записом і зчитуванням даних, який містить n блоків пам'яті стовпця, кожний з яких містить m комірок пам'яті, де n - кількість стовпців у матриці даних, m - кількість рядків у матриці даних, n входів даних, n внутрішніх шин даних, n вихідних регістрів, n виходів даних, вхід подання тактових імпульсів, вхід початку записузчитування масиву даних, кожна j-a ( j  0,1,2,...  1) комірка пам'яті і-го блока пам'яті m стовпця (i  0,1,2,...  1) містить тригер режиму роботи та регістр даного, причому входи n даних з'єднані з відповідними інформаційними входами блоків пам'яті стовпця, керуючі входи яких з'єднані з входом подання тактових імпульсів, входом задання номера стовпця вихідного масиву даних та входом початку запису-зчитування масиву даних, а інформаційні виходи яких з'єднані з відповідними внутрішніми шинами даних, які з'єднані з відповідними вихідними регістрами, керуючі входи яких з'єднані з входом подання тактових імпульсів, а виходи яких з'єднані з відповідними виходами даних, в кожній j-й комірці пам'яті і-го блока пам'яті стовпця входи запису тригера режиму роботи та регістра даних з'єднані з входом подання тактових імпульсів, вхід початку запису-зчитування масиву даних з'єднаний з першим керуючим входом тригера режиму роботи, інформаційний вхід регістра даного з'єднаний з входом даних і-го блока пам'яті, відрізняється тим, що додатково містить лічильник номерів рядків вихідного масиву даних, кожна j-a ( j  0,1,2,...  1) комірка пам'яті і-го блока пам'яті стовпця (i  0,1,2,...  1) m n додатково містить елемент збіжності та елемент підключення до шини, причому керуючі входи блоків пам'яті стовпця з'єднані з виходом лічильника номерів рядків вихідного масиву даних, тактовий вхід якого з'єднаний з входом подання тактових імпульсів, а вхід початкового встановлення якого з'єднаний з входом початку запису-зчитування масиву даних, в кожній комірці пам'яті вхід елемента збіжності з'єднаний з виходом лічильника номерів рядків вихідного масиву даних, його вихід з'єднаний з другим керуючим входом тригера режиму роботи, входом дозволу запису до регістра даних та першим керуючим входом елемента підключення до шини, другий керуючий вхід якого з'єднаний з виходом тригера режиму роботи, інформаційний вхід елемента підключення до шини з'єднаний з виходом регістра даних, а його вихід з'єднаний з закріпленим виходом даних пристрою паралельного доступу до даних в пам'яті за фіксованими індексами з одночасним записом і зчитуванням даних. Масив вхідних даних, після їх розміщення в комірках пристрою паралельного доступу до даних в пам'яті за фіксованими індексами з одночасним записом і зчитуванням даних має вигляд матриці 2 UA 115723 C2 D0,0 D1,0 D0,1 D1,1 ... ... D0,k 1 D1,k 1 ... Dm1,0 , Dm1,1 ... Dm1,k 1 Di, j - дане, яке знаходиться в і-му стовпці (i  0,1,...n  1) та j-му рядку ( j  0,1,...m  1) матриці даних. Тут n - кількість стовпців, m - кількість рядків. де 5 Так як кожне дане вхідного масиву записується до наперед визначеної комірки пам'яті, яка ідентифікується за номером рядка розміщення цього даного у вихідному масиві даних та вихід якої з'єднано з виходом пристрою, номер якого збігається з номером стовпця розміщення даного у вихідному масиві даних, то масив індексів, за якими дані будуть розміщені у вихідному масиві буде мати вигляд матриці SID0,0 SID1,0 ... 10 15 20 25 SID0,1 SID1,1 ... ... SID0,n 1 SID1,n 1 , SIDm1,0 SIDm1,1 ... SIDm1,n1 де SIDi, j - індекс у вихідному масиві вхідного даного IDi, j , яке знаходиться в і-му стовпці (i  0,1,...  1) та j-му рядку ( j  0,1,...  1) матриці вхідних даних. n m Доступ до даних в пристрої пам'яті до даних в пам'яті за фіксованими індексами здійснюється так. Для кожного даного вхідного масиву наперед визначають комірку пам'яті, до якої це дане буде записане. Цю комірку ідентифікують за номером рядка розміщення даного у вихідному масиві даних шляхом введення елемента збіжності, який формує одиничний сигнал при збіжності з цим номером. Вихід цієї комірки з'єднують з виходом пристрою пам'яті, номер якого збігається з номером стовпця розміщення даного у вихідному масиві даних До пам'яті записують дані, сформовані в масив, зберігають ці дані та з пам'яті одночасно з записом зчитують дані попередньо записаного масиву. На фіг. 1 зображена схема пристрою паралельного доступу до даних в пам'яті за фіксованими індексами з одночасним записом і зчитуванням даних, на фіг. 2 - схема j-ї комірки пам'яті і-го блока пам'яті стовпця цього пристрою. Пристрій паралельного доступу до даних в пам'яті за фіксованими індексами з одночасним записом і зчитуванням даних містить n блоків 10 ,11 ,... 1n 1 пам'яті стовпця, кожний з яких містить m комірок пам'яті, де n - кількість стовбців у матриці даних, m-кількість рядків у матриці даних, входи даних 2 0 ,21 ,... 2 n1 , внутрішні шини даних 30 ,31 ,... 3n1 , вихідні регістри 4 0 ,41 ,... 4 n1 , виходи даних 50 ,51 ,... 5n1 , вхід 6 подання тактових імпульсів, вхід 7 початку запису-зчитування масиву даних, лічильник 8 номерів рядків вихідного масиву даних. При цьому входи даних 20 ,21 ,... 2 n1 з'єднані з інформаційними входами блоків 10 ,11 ,... 1n1 пам'яті стовпця, керуючі 30 входи яких з'єднані з входом 6 подання тактових імпульсів, входом 7 початку запису-зчитування масиву даних та з виходом лічильника 8 номерів рядків вихідного масиву даних, тактовий вхід якого з'єднаний з входом 6 подання тактових імпульсів, а вхід початкового встановлення якого з'єднаний з входом 7 початку запису-зчитування масиву даних, а інформаційні виходи яких з'єднані з відповідними внутрішніми шинами даних 30 ,31 ,... 3n1 , які з'єднані з відповідними 35 вихідними регістрами 4 0 ,41 ,... 4 n1 , керуючі входи яких з'єднані з входом 6 подання тактових імпульсів, а виходи яких з'єднані з відповідними виходами даних 50 ,51 ,... 5n1 . 40 Кожна j-a комірка пам'яті і-го блока 1i пам'яті стовпця пристрою пам'яті із впорядкованим доступом з одночасним записом і зчитуванням даних містить тригер 9 режиму роботи, регістр 10 даного, елемент 11 збіжності та елемент 12 підключення до шини. При цьому входи запису тригера 9 режиму роботи та регістра 10 даних з'єднані з входом 6 подання тактових імпульсів, вхід 7 початку запису-зчитування масиву даних з'єднаний з першим керуючим входом тригера 9 режиму роботи, інформаційний вхід регістра 10 даного з'єднаний з входом даних і-го блока 3 UA 115723 C2 5 10 15 20 пам'яті, керуючі входи блоків 1i пам'яті стовпця з'єднані з виходом лічильника 8 номерів рядків вихідного масиву даних, тактовий вхід якого з'єднаний з входом 6 подання тактових імпульсів, а вхід початкового встановлення якого з'єднаний з входом 7 початку запису-зчитування масиву даних, в кожній комірці пам'яті вхід елемента 11 збіжності з'єднаний з виходом лічильника 8 номерів рядків вихідного масиву даних, його вихід з'єднаний з другим керуючим входом тригера 9 режиму роботи, входом дозволу запису до регістра 10 даних та першим керуючим входом елемента 12 підключення до шини, другий керуючий вхід якого з'єднаний з виходом тригера 9 режиму роботи, інформаційний вхід елемента 12 підключення до шини з'єднаний з виходом регістра 10 даних, а його вихід з'єднаний з закріпленим виходом даних пристрою паралельного доступу до даних в пам'яті за фіксованими індексами з одночасним записом і зчитуванням даних. Пристрій паралельного доступу до даних в пам'яті за фіксованими індексами з одночасним записом і зчитуванням даних працює наступним чином. Коли з входу 7 початку запису-зчитування масиву даних надходить сигнал одиниці, він встановлює в нуль лічильник 8 номерів рядків вихідного масиву даних та в одиницю тригери 9 режиму роботи всіх комірка пам'яті. З надходженням тактових імпульсів з входу 6 вхідні дані надходять n шинами до пристрою пам'яті рядок за рядком записуються до комірок пам'яті блоків 10 ,11 ,... 1n 1 пам'яті стовпця, спочатку n даних рядка 0, далі n даних рядка 1 і т.д., аж до рядка m-1. При цьому дане з входу даних 2 0 записується до регістра 10 даних вільної комірки пам'яті блока 10 пам'яті стовпця, дане з входу даних 21 записуються до регістра 10 даних вільної комірки пам'яті блока 11 пам'яті стовпця, , і т. д., дане з входу даних 2 n 1 записуються до регістра 10 даних вільної комірки пам'яті блока у 1n1 пам'яті стовпця. 25 30 35 40 45 50 Одночасно з записом масиву даних до пристрою пам'яті з нього зчитується раніше записаний масив даних. При цьому дані зчитуються з пристрою пам'яті в порядку, заданому вмістом лічильника 8 номерів рядків вихідного масиву даних, причому вказаний вмістом лічильника 8 номерів рядків вихідного масиву даних номер рядка збігається з номером такту зчитування даного, оскільки з кожним тактовим імпульсом зі входу 6 подання тактових імпульсів до вмісту лічильника додається одиниця. Зчитане з комірки пам'яті дане надходить на проміжну шину, з якою з'єднано вихід цієї комірки, причому номер шини збігається з номером стовпця розміщення даного у вихідному масиві даних. Умовою зчитування даного з пристрою пам'яті є збіжність номера рядка даного з номером такту зчитування. Для розпізнавання номера рядка в кожній комірці пам'яті використано елемента 11 збіжності. З кожним тактовим імпульсом з входу 6 до вмісту лічильника 8 додається одиниця. Тоді вказана вище умова зчитування даного буде виконаною тоді, коли вміст лічильника 8 співпаде зі встановленим в елементі 11 збіжності кодом. Тобто, рівність одиниці сигналу на виході елемента 11 збіжності вказує на готовність даного з цієї комірки пам'яті до зчитування. Цей сигнал разом з сигналом з виходу тригера 9 режиму роботи надходить на входи керування елемента 12 підключення до шини. Коли вони обидва рівні одиниці, то через елемент 12 підключення до шини з виходів регістра даного на одну з внутрішніх шин даних 30 ,31 ,... 3n1 , до якої підключено вихід цього елемента, надходить дане. Конфлікт на шині неможливий, оскільки відповідно до способу доступу до даних на одну шину в режимі зчитування може надходити лише одне дане, тобто не може бути двох даних, які розміщені в тому самому номері стовпця та номері рядка масиву даних. Коли ж на виході елемента 11 збіжності сигнал рівний нулю, або коли сигнал на виході тригера 9 режиму роботи рівний нулю, то на виході елемента 12 підключення до шини встановлюється високий імпеданс. Тому на виходах елемента 12 підключення до шини всіх інших комірок пам'яті, які підключено до цієї ж шини, крім комірки, сигнали на виході елемента 11 збіжності та тригера якої рівні одиниці, буде високий імпеданс. Зчитані дані з елемента 12 підключення до шини блоків 10 ,11 ,... 1n 1 пам'яті стовпця з внутрішніх шин даних 30 ,31 ,... 3n1 надходять на входи вихідних регістрів 4 0 ,41 ,... 4 n1 та тактовими імпульсними сигналами з входу 6 записуються до них і надходять на виходи даних 50 ,51 ,... 5ni пристрою пам'яті. Одночасно до цих звільнених комірок пам'яті, сигнали на виході 55 елемента 11 збіжності та тригера яких рівні одиниці, цими ж імпульсними сигналами з входу 6 4 UA 115723 C2 5 10 15 20 25 30 35 40 45 50 записуються дані рядка нового масиву, оскільки у цих комірках сигнал з виходу елемента 11 збіжності, надійшовши на входи дозволу запису регістра 10, дозволяє провести запис. Цими ж імпульсними сигналами з входу 6 при наявності на виході елемента 11 збіжності одиниці тригер 9 режиму роботи встановлюється в нуль, та сигнал з його виходу переводить виходи елемента 12 підключення до шини в режим високого імпедансу. Коли всі дані нового масиву записані, а попереднього масиву зчитані, то сигналом з входу 7 початку запису-зчитування масиву даних всі тригери 9 режиму роботи встановляться в одиницю, лічильник 8 номерів рядків вихідного масиву даних встановлюється в нуль і пристрій пам'яті стає готовим до виконання запису-зчитування. Таким чином, запропонований пристрій має ширші функціональні можливості у порівнянні з прототипом, так як забезпечує одночасний запис і зчитування даних, а також потребує для реалізації менших затрат обладнання, так як в кожній комірці пам'яті відсутні лічильник номера рядка та регістр номера стовпця, а також в ньому відсутні входи подання індексів. ФОРМУЛА ВИНАХОДУ 1. Спосіб паралельного доступу до даних в пам'яті за фіксованими індексами, відповідно до якого до пам'яті записують дані, сформовані в масив, зберігають ці дані та з пам'яті зчитують дані, сформовані в масив, який відрізняється тим, що кожне дане вхідного масиву записується до наперед визначеної комірки пам'яті, яку ідентифікують за номером рядка розміщення цього даного у вихідному масиві даних, де вихід комірки з'єднано з виходом пристрою, при цьому номер виходу збігається з номером стовпця розміщення даного у вихідному масиві даних, а в цей же час з цієї комірки зчитують дане раніше записаного масиву даних. 2. Пристрій паралельного доступу до даних в пам'яті за фіксованими індексами з одночасним записом і зчитуванням даних, який містить n блоків пам'яті стовпця, кожний з яких містить m комірок пам'яті, де n - кількість стовпців у матриці даних, m - кількість рядків у матриці даних, n входів даних, n внутрішніх шин даних, n вихідних регістрів, n виходів даних, вхід подання тактових імпульсів, вхід початку запису масиву даних, кожна j-a ( j 0, 1 2,..., m  1) комірка пам'яті і, го блока пам'яті стовпця (i0, 1 2,..., n  1) містить тригер режиму роботи та регістр даного, , причому входи даних з'єднані з відповідними інформаційними входами блоків пам'яті стовпця, керуючі входи яких з'єднані з входом подання тактових імпульсів, входом задання номера стовпця вихідного масиву даних та входом початку запису масиву даних, а інформаційні виходи яких з'єднані з відповідними внутрішніми шинами даних, які з'єднані з відповідними вихідними регістрами, керуючі входи яких з'єднані з входом подання тактових імпульсів, а виходи яких з'єднані з відповідними виходами даних, в кожній j-й комірці пам'яті і-го блока пам'яті стовпця входи запису тригера режиму роботи та регістра даних з'єднані з входом подання тактових імпульсів, вхід початку запису масиву даних з'єднаний з першим керуючим входом тригера режиму роботи, інформаційний вхід регістра даного з'єднаний з входом даних і-го блока пам'яті, який відрізняється тим, що додатково містить лічильник номерів рядків вихідного масиву даних, кожна j-a ( j0, 1 2,..., m  1) комірка пам'яті і-го блока пам'яті стовпця (i0, 1 2,..., n  1) , , додатково містить елемент збіжності та елемент підключення до шини, причому керуючі входи блоків пам'яті стовпця з'єднані з виходом лічильника номерів рядків вихідного масиву даних, тактовий вхід якого з'єднаний з входом подання тактових імпульсів, а вхід початкового встановлення якого з'єднаний з входом початку запису масиву даних, в кожній комірці пам'яті вхід елемента збіжності з'єднаний з виходом лічильника номерів рядків вихідного масиву даних, його вихід з'єднаний з другим керуючим входом тригера режиму роботи, входом дозволу запису до регістра даних та першим керуючим входом елемента підключення до шини, другий керуючий вхід якого з'єднаний з виходом тригера режиму роботи, інформаційний вхід елемента підключення до шини з'єднаний з виходом регістра даних, а його вихід з'єднаний з закріпленим виходом даних пристрою паралельного доступу до даних в пам'яті за фіксованими індексами з одночасним записом і зчитуванням даних. 5 UA 115723 C2 Комп’ютерна верстка О. Рябко Міністерство економічного розвитку і торгівлі України, вул. М. Грушевського, 12/2, м. Київ, 01008, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6