Пристрій пам’яті із впорядкованим доступом з одночасним записом та зчитуванням даних

Реферат: Винахід належить до області обчислювальної техніки і може бути використаний при побудові пристроїв пам'яті. Пристрій пам'яті із впорядкованим доступом містить входи даних 20 ,21,... 2n1 виходи даних 30 ,31,... 3n1 , вхід 4 подання тактових імпульсів, вхід 5 початкового встановлення, вхід 6 подання номера такту, вхід 7 початку запису масиву даних, K комірок пам'яті 80 ,81,... 8K 1 , де K  mn, n - кількість стовпців у матриці даних, m - кількість рядків у матриці даних, внутрішні шини даних 90 ,91,... 9n1 , вихідні регістри 10 0 ,101,... 10n1 . Кожна комірка пам'яті 80 ,81,... 8K 1 пристрою 1 пам'яті із впорядкованим доступом з одночасним записом та зчитуванням даних містить тригер 11 режиму роботи, демультиплексор 12, регістр 13 номера рядка, регістр 14 номера стовпця, регістр 15 даного, схему порівняння на збіжність 16, мультиплексор 17. Технічним результатом винаходу є забезпечення одночасного запису і зчитування даних. UA 114162 C2 (12) UA 114162 C2 UA 114162 C2 5 10 15 20 25 30 35 40 45 50 55 Винахід належить до області обчислювальної техніки і може бути використаний при побудові пристроїв пам'яті. Відомий пристрій пам'яті з асоціативним доступом, який складається з комірок, до яких в режимі запису записують дані з вхідних портів, зберігають ці дані, та в режимі зчитування зчитують дані на вихідні порти. При цьому дані записують до довільних вільних комірок і з пам'яті дані вибирають за значеннями їхніх ознак, які записують до комірок разом з цими даними, для чого до складу пам'яті вводять пристрій пошуку даного та виконують операцію порівняння шуканої ознаки з усіма записаними до пам'яті ознаками і, тим самим, знаходять місце розміщення даного, яке підлягає зчитуванню, [Угрюмов Е.П. Цифровая схемотехника. / Е.П. Угрюмов // - СПб.: БХВ - Санкт-Петербург. 2000. - 528 с.; стор.182]. Як ознака може бути і значення самого даного. Цей відомий пристрій пам'яті з асоціативним доступом має такі недоліки: по-перше, в ньому пошук здійснюється одночасно лише за однією ознакою, що не забезпечує паралельного доступу до даних з різними ознаками, а по-друге, в ньому в режимі зчитування необхідно порівнювати шукану ознаку з усіма ознаками наявних у пам'яті даних, що вимагає великих затрат на елементи доступу та сповільнює роботу пристрою пам'яті. Відомий пристрій пам'яті з адресним доступом, який складається з комірок та засобів адресного доступу до кожної комірки, до яких в режимі запису записують дані з вхідного порту, зберігають ці дані, та в режимі зчитування зчитують дані на вихідний порт. Відповідно до цього способу разом з кожним даним під час його запису до пам'яті та під час його зчитування з пам'яті подають адресу комірки пам'яті (її номер), яка ідентифікує цю комірку, з тим, щоб за допомогою засобів адресного доступу до кожної комірки здійснити запис даного до цієї комірки, або його зчитування з цієї комірки [Мельник А.О. Архітектура комп'ютера. / А.О. Мельник // Луцьк. Волинська обласна друкарня, 2008. - 470 с.; стор. 309, 310,331-334]. Пристрій пам'яті з адресним доступом найширше використовується в сучасних комп'ютерах. Недоліки цього відомого пристрою: неможливість паралельного доступу до даних з багатьох портів; необхідність зберігання адрес комірок пам'яті, до яких записані дані, для того, щоб при потребі ці дані можна було знайти та зчитати; необхідність подачі адреси на адресний вхід пам'яті як при запису даного, так і при його зчитуванні. Відомий пристрій пам'яті з послідовного доступом, який складається з комірок, до яких в режимі запису записують дані з вхідних портів, зберігають ці дані, та в режимі зчитування зчитують дані на вихідні порти, причому записані в комірки пам'яті дані утворюють деяку чергу [Угрюмов Е.П. Цифровая схемотехника. / Е.П. Угрюмов // - СПб.: БХВ - Санкт-Петербург. 2000. 528 с; стор. 181, 189-190]. Дані зчитують з черги послідовно одне за одним в порядку запису або в зворотному порядку. Прямий порядок зчитування забезпечується пам'яттю FIFO (First In-First Out) з дисципліною обслуговування "перший прийшов - перший вийшов", а також в файлових і циклічних запам'ятовувальних пристроях. Обернений порядок зчитування забезпечується пам'яттю LIFO (Last In-First Out) з дисципліною обслуговування "останній прийшов - перший вийшов". Недолік відомого пристрою - неможливість паралельного доступу до даних з багатьох портів. Крім того, він має низькі функціональні можливості, так як він не забезпечує іншого, крім послідовного, порядку доступу до даних. Відомий пристрій доступу до даних в пам'яті за індексами, який містить вхід подання тактових імпульсів, вхід запису-зчитування, М блоків пам'яті рядка, де М - кількість рядків у матриці запам'ятовуваних даних, К інформаційних шин, де К - кількість стовпців у матриці запам'ятовуваних даних, М виходів зайнятості блоків пам'яті рядка, вхід 6 початкового встановлення, кожен блок пам'яті рядка містить К регістрів даних, К регістрів номерів стовпців, К лічильників номерів рядків. К демультиплексорів, елемент НІ, тригер, елемент І-НІ та елемент І [Мельник А.О. Спосіб доступу до даних в пам'яті за індексами та пристрій для його реалізації. Патент на винахід № 106007. 10.07.2014. Віол. № 13]. У цьому пристрої доступу до даних в пам'яті за індексами в режимі запису до пам'яті записують дані, сформовані в масив, зберігають ці дані, та в режимі зчитування з пам'яті зчитують дані, сформовані в масив, при цьому кожному даному привласнюють індекс, який вказує номер стовпця та номер рядка розміщення даного у вихідному масиві даних, та в режимі запису записують його разом з даним до пам'яті, а в режимі зчитування зчитують дані з пам'яті в порядку, заданому значеннями привласнених їм індексів, причому вказаний індексом номер стовпця збігається з номером порту пам'яті, яким зчитується дане, якому він привласнений, а вказаний індексом номер рядка збігається з номером такту зчитування даного, якому він привласнений. 1 UA 114162 C2 5 10 15 20 25 30 35 40 45 Відомий пристрій забезпечує паралельний доступ до даних в пам'яті за індексами з багатьох портів. Недоліком відомого пристрою є те, що він не забезпечує одночасного запису і зчитування даних. Разом з тим, в багатьох випадках застосування цього типу пам'яті є потреба в одночасному запису і зчитуванні даних, зокрема при її застосуванні в процесорах потокової та паралельної структур, які забезпечують опрацювання даних в реальному масштабі часу, що необхідно при виконанні алгоритмів опрацювання сигналів та зображень, захисту інформації, керування тощо. В основу винаходу поставлено задачу створити пристрій доступу до даних в пам'яті за індексами, який би забезпечив одночасний запис і зчитування даних, і, тим самим, розширити його функціональні можливості. Поставлена задача виконується тим, що пристрій пам'яті із впорядкованим доступом з одночасним записом та зчитуванням даних, який містить вхід подання тактових імпульсів, вхід початкового встановлення, n вхідних шин даних, де n - кількість стовпців у матриці даних, K комірок пам'яті, де K  mn, m - кількість рядків у матриці даних, кожна з яких містить регістр даних, регістр номера стовпця, демультиплексор та тригер режиму роботи, причому в кожній комірці пам'яті виходи регістра даних та регістра номера стовпця з'єднані відповідно з першим та другим входами демультиплексора, вхід подання тактових імпульсів з'єднаний з входами запису регістра даних та регістра номера стовпця, згідно з винаходом відрізняється тим, що додатково містить n внутрішніх шин даних, шину номера такту, n вихідних регістрів, n вихідних шин даних, вхід початку запису масиву даних, кожна комірка пам'яті додатково містить регістр номера рядка, мультиплексор та схему порівняння на збіжність, причому вхідні шини даних з'єднані з інформаційними входами комірок пам'яті, керуючі входи яких з'єднані з входом подання тактових імпульсів, входом початкового встановлення та входом початку запису масиву даних, а інформаційні виходи яких з'єднані з внутрішніми шинами даних, які з'єднані з відповідними вихідними регістрами, керуючі входи яких з'єднані з входом подання тактових імпульсів, а виходи яких з'єднані з відповідними вихідними шинами даних, в кожній і-тій комірці пам'яті (i  1 2,...K  1) вхід запису тригера режиму роботи з'єднаний з входом подання тактових , імпульсів та з входами запису регістра номера рядка, входи початкового встановлення регістра номера рядка та регістра номера стовпця з'єднані з входом початкового встановлення, вхід початку запису масиву даних з'єднаний з першим керуючим входом тригера режиму роботи, другий керуючий вхід якого з'єднаний з виходом схеми порівняння на збіжність та входами дозволу запису регістра номера рядка, регістра номера стовпця, регістра даного та першим входом керування демультиплексора, другий вхід керування якого з'єднаний з виходом тригера режиму роботи, виходи демультиплексора з'єднані з відповідними внутрішніми шинами даних, вхідні шини даних з'єднані з відповідними інформаційними входами мультиплексора, керуючий вхід якого з'єднаний з виходом регістра номера стовпця, виходи мультиплексора з'єднані з входами регістра даних, регістра номера рядка та регістра номера стовпця, перший вхід схеми порівняння на збіжність з'єднаний з шиною номера такту, другий вхід схеми порівняння на збіжність з'єднаний з виходом регістра номера рядка. Масиви вхідних та вихідних даних пристрою пам'яті із впорядкованим доступом з одночасним записом та зчитуванням даних мають вигляд матриці D0,0 D0,1 ... D0,k 1 D1,0 D1,1 ... D1,k 1 , ... Dm1,0 Dm1,1 ... Dm1,k 1 де Di, j - дане, яке знаходиться в і-му стовпці (i  0,1 n  1) та j-му рядку ( j  0,1 m  1) ,... ,... матриці даних. Тут n - кількість стовпців, m - кількість рядків. Масив індексів, які привласнюють кожному вхідному даному, має вигляд матриці SID 0,0 SID 0,1 ... SID 0,n1 SID 1,0 SID 1,1 ... SID 1,n1 , ... SID m1,0 SID m1,1 ... SID m1,n1 де SIDi , j - індекс вхідного даного IDi , j , яке знаходиться в і-му стовпці (i  0,1 n  1) та j-му ,... рядку ( j  0,1 m  1) матриці вхідних даних. ,... 2 UA 114162 C2 5 10 15 20 25 30 35 40 45 50 55 Доступ до даних в пристрої пам'яті із впорядкованим доступом здійснюється так. До пристрою пам'яті записують дані, сформовані в масив, та зберігають ці дані. При цьому кожному даному привласнюють індекс, який вказує номер стовпця та номер рядка розміщення даного у вихідному масиві даних, та записують його разом з даним до пам'яті. Після закінчення запису до пристрою пам'яті всіх даних першого масиву можна розпочинати запис до нього другого масиву. Одночасно з записом до пристрою пам'яті даних другого масиву з пристрою пам'яті зчитують дані першого масиву в порядку, заданому значеннями привласнених їм індексів, причому вказаний індексом номер стовпця збігається з номером виходу пам'яті, яким зчитується дане, якому він привласнений, а вказаний індексом номер рядка збігається з номером такту зчитування даного, якому він привласнений. Після закінчення запису до пристрою пам'яті всіх даних другого масиву можна розпочинати запис до нього третього масиву і так масив за масивом записувати та зчитувати впорядковані відповідно до значень індексів дані. На фіг. 1 зображено інтерфейс пристрою пам'яті із впорядкованим доступом з одночасним записом та зчитуванням даних зображена, на фіг. 2 - схема пристрою пам'яті із впорядкованим доступом з одночасним записом та зчитуванням даних, на фіг. 3 - схема комірки пам'яті цього пристрою. Пристрій 1 пам'яті із впорядкованим доступом з одночасним записом та зчитуванням даних містить входи даних 20 ,21,... 2n1 , виходи даних 30 ,31,... 3n1 , вхід 4 подання тактових імпульсів, вхід 5 початкового встановлення, вхід 6 подання номера такту, вхід 7 початку запису масиву даних, K комірок пам'яті 80 ,81,... 8K 1 , де K  mn, n - кількість стовпців у матриці даних, m кількість рядків у матриці даних, внутрішні шини даних 90 ,91,... 9n1 , вихідні регістри 10 0 ,101,... 10n1 . При цьому входи даних 20 ,21,... 2n1 з'єднані з інформаційними входами комірок пам'яті 80 ,81,... 8K 1 , керуючі входи яких з'єднані з входом 4 подання тактових імпульсів, входом 5 початкового встановлення, входом 6 подання номера такту та входом 7 початку запису масиву даних, а інформаційні виходи яких з'єднані з відповідними внутрішніми шинами даних 90 ,91,... 9n1 , які з'єднані з відповідними вихідними регістрами 10 0 ,101,... 10n1 , керуючі входи яких з'єднані з входом 4 подання тактових ' імпульсів, а виходи яких з'єднані з відповідними виходами даних 30 ,31,... 3n1 . Кожна комірка пам'яті 80 ,81,... 8K 1 пристрою 1 пам'яті із впорядкованим доступом з одночасним записом та зчитуванням даних містить тригер 11 режиму роботи, демультиплексор 12, регістр 13 номера рядка, регістр 14 номера стовпця, регістр 15 даного, схему порівняння на збіжність 16, мультиплексор 17. При цьому входи запису тригера 11 режиму роботи, регістра 13 номера рядка, регістра 14 номера стовпця та регістра 15 даних з'єднані з входом 4 подання тактових імпульсів, входи початкового встановлення регістра 13 номера рядка та регістра 14 номера стовпця з'єднані з входом 5 початкового встановлення, вхід 7 початку запису масиву даних з'єднаний з першим керуючим входом тригера 11 режиму роботи, другий керуючий вхід якого з'єднаний з виходом схеми порівняння на збіжність 16 та входами дозволу запису регістра 13 номера рядка, регістра 14 номера стовпця, регістра 15 даного та першим входом керування демультиплексора 17, другий вхід керування якого з'єднаний з виходом тригера 11 режиму роботи, вихід регістра 14 номера стовпця з'єднаний з входом задання номера шини демультиплексора 17 та керуючим входом мультиплексора 12, входи якого з'єднані з входами даних 20 ,21,... 2n1 , перший вихід якого з'єднаний з інформаційним входом регістра 13 номера рядка, другий вихід якого з'єднаний з інформаційним входом регістра 14 номера стовпця, третій вихід якого з'єднаний з інформаційним входом регістра 15 даного, інформаційний вхід демультиплексора 17 з'єднаний з виходом регістра 15 даного, виходи демультиплексора 17 з'єднані з відповідними внутрішніми шинами даних 90 ,91,... 9n1 , вихід регістра 13 номера рядка з'єднаний з першим входом схеми порівняння на збіжність 16, другий вхід якої з'єднаний з входом 6 подання номера такту. Пристрій пам'яті із впорядкованим доступом з одночасним записом та зчитуванням даних працює наступним чином. На етапі початкового встановлення, який відбувається перед початком використання пристрою пам'яті, сигналом початкового встановлення з входу 5 в кожній комірці пам'яті вміст регістра 13 номера рядка та регістра 14 номера стовпця приймає відповідно значення і тa j , де i - номер стовпця (i  0,1,...n  1) тa j - номер рядка ( j  0,1,...m  1) з множини різних значень m та n . Це зроблено для того, щоб забезпечити запис до пристрою пам'яті першої вхідної матриці даних. 3 UA 114162 C2 5 10 15 20 25 30 35 40 45 50 Сигналом з входу 7 початку запису масиву даних всі тригери 11 режиму роботи встановляться в одиницю. На етапі запису-зчитування вхідні дані, а також їхні індекси, які складаються з номерів стовпців та номерів рядків, надходять n шинами до пристрою пам'яті та, за тактовими імпульсними сигналами з входу 4, рядок за рядком записуються до комірок пам'яті, спочатку n даних рядка 0, далі n даних рядка 1 і т.д., аж до рядка m 1 . Одночасно з записом масиву даних до пристрою пам'яті з нього зчитується раніше записаний масив даних. При цьому дані зчитуються з пристрою пам'яті в порядку, заданому значеннями привласнених їм індексів, причому вказаний індексом номер стовпця збігається з номером виходу даних пристрою пам'яті, яким зчитується дане, якому він привласнений, а вказаний індексом номер рядка збігається з номером такту зчитування даного, якому він привласнений. Умовою зчитування даного з пристрою пам'яті є збіжність номера рядка даного з номером такту зчитування. Для зберігання номера рядка в кожній комірці пам'яті використано регістр 13 номера рядка. Тоді вказана вище умова зчитування даного буде виконаною тоді, коли вміст регістра 13, до якого було записано номер рядка індексу, який привласнений цьому даному, буде рівним номеру такту, який надходить з входу 6. Тобто, рівність одиниці сигналу на виході схеми порівняння на збіжність 16, який появляється коли вміст регістра 13 номера рядка стає рівним номеру такту, вказує на готовність даного з цієї комірки пам'яті до зчитування. Коли вміст регістра 13 номера рядка стає рівним номеру такту, на виході схеми порівняння на збіжність 16 встановлюється сигнал одиниці. Цей сигнал разом з сигналом з виходу тригера 11 режиму роботи надходить на входи керування демультиплексора 17. Коли вони обидва рівні одиниці, то через демультиплексор 17 з виходів регістра даного 15 на одну з внутрішніх шин даних 90 ,91,... 9n1 надходить дане. При цьому вміст регістра 14 номера стовпця вказує номер шини, на яку надходить це дане. На всіх інших виходах демультиплексора 17 буде високий імпеданс. Конфлікт на шині неможливий, оскільки, відповідно до способу доступу до даних в пам'яті за індексами, на одну шину в режимі зчитування може надходити лише одне дане, тобто не може бути двох або більше регістрів, які містять той самий номер стовпця та номер рядка. Коли ж вміст регістра 13 номера рядка не є рівним номеру такту і на його виході сигнал рівний нулю, або коли сигнал на виході тригера 11 режиму роботи рівний нулю, то на виході демультиплексора 17 встановлюється високий імпеданс. Тому на виходах демультиплексорів 17 всіх інших комірок пам'яті, які підключено до цієї ж шини, крім комірки, виходи схеми порівняння на збіжність 16 та тригера 11 якої рівні одиниці, буде високий імпеданс. Зчитані дані з демультиплексорів 17 комірок пам'яті 80 ,81,... 8к i з внутрішніх шин даних 90 ,9i ,... 9n _ i надходять на входи вихідних регістрів 10 0 ,101,... 10n1 та тактовими імпульсними сигналами з входу 4 записуються до них і надходять на виходи даних 30 ,31,... 3n1 пристрою пам'яті. Одночасно до цих звільнених комірок пам'яті, вихід схеми порівняння на збіжність 16 яких має значення одиниці, цими ж імпульсними сигналами з входу 4 записуються дані рядка нового масиву, оскільки у цих комірках сигнал з виходу схеми порівняння на збіжність 16, надійшовши на входи дозволу запису регістрів 13, 14 і 15, дозволяє провести запис. При цьому дані рядка нового масиву приймаються до комірок пам'яті з входів даних 2о, 20 ,21,... 2n1 через мультиплексори 12, які керуються виходом регістра 14. При цьому вміст регістра 14 номера стовпця вказує номер шини, з якої надходить дане до відповідної комірки. Цими ж імпульсними сигналами з входу 4 при наявності на виході схеми порівняння на збіжність 16 одиниці тригер 11 режиму роботи встановлюється в нуль, та сигнал з його виходу переводить виходи демультиплексора 17 в режим високого імпедансу. Коли всі дані нового масиву записані, а попереднього масиву зчитані, то сигналом з входу 7 початку запису масиву даних всі тригери 11 режиму роботи встановляться в одиницю і пристрій пам'яті стає готовим до роботи в режимі запису-зчитування. Таким чином, запропонований пристрій має ширші функціональні можливості у порівнянні з прототипом, так як забезпечує одночасний запис і зчитування даних. ФОРМУЛА ВИНАХОДУ 55 Пристрій пам'яті із впорядкованим доступом з одночасним записом та зчитуванням даних містить вхід подання тактових імпульсів, вхід початкового встановлення, n вхідних шин даних, де n - кількість стовпців у матриці даних, K комірок пам'яті, де K=mn, m - кількість рядків у матриці даних, кожна з яких містить регістр даних, регістр номера стовпця, демультиплексор та 4 UA 114162 C2 5 10 15 20 25 тригер режиму роботи, причому в кожній комірці пам'яті виходи регістра даних та регістра номера стовпця з'єднані відповідно з першим та другим входами демультиплексора, вхід подання тактових імпульсів з'єднаний з входами запису регістра даних та регістра номера стовпця, який відрізняється тим, що додатково містить n внутрішніх шин даних, шину номера такту, n вихідних регістрів, n вихідних шин даних, вхід початку запису масиву даних, кожна комірка пам'яті додатково містить регістр номера рядка, мультиплексор та схему порівняння на збіжність, причому вхідні шини даних з'єднані з інформаційними входами комірок пам'яті, керуючі входи яких з'єднані з входом подання тактових імпульсів, входом початкового встановлення та входом початку запису масиву даних, а інформаційні виходи яких з'єднані з внутрішніми шинами даних, які з'єднані з відповідними вихідними регістрами, керуючі входи яких з'єднані з входом подання тактових імпульсів, а виходи яких з'єднані з відповідними вихідними шинами даних, в кожній і-тій комірці пам'яті (i 1 2,..., K 1) вхід запису тригера режиму роботи , з'єднаний з входом подання тактових імпульсів та з входами запису регістра номера рядка, входи початкового встановлення регістра номера рядка та регістра номера стовпця з'єднані з входом початкового встановлення, вхід початку запису масиву даних з'єднаний з першим керуючим входом тригера режиму роботи, другий керуючий вхід якого з'єднаний з виходом схеми порівняння на збіжність та входами дозволу запису регістра номера рядка, регістра номера стовпця, регістра даного та першим входом керування демультиплексора, другий вхід керування якого з'єднаний з виходом тригера режиму роботи, виходи демультиплексора з'єднані з відповідними внутрішніми шинами даних, вхідні шини даних з'єднані з відповідними інформаційними входами мультиплексора, керуючий вхід якого з'єднаний з виходом регістра номера стовпця, виходи мультиплексора з'єднані з входами регістра даних, регістра номера рядка та регістра номера стовпця, перший вхід схеми порівняння на збіжність з'єднаний з шиною номера такту, другий вхід схеми порівняння на збіжність з'єднаний з виходом регістра номера рядка. 5 UA 114162 C2 Комп’ютерна верстка А. Крулевський Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6