Формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю

Реферат: Формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; перший, другий і третій двовходові елементи І; перший і другий інвертори; перший і другий синхронні тригери зі входом асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення. Введено другий і третій елементи АБО, четвертий інвертор, перший, другий і третій елементи XOR, які утворюють перетворювач двійкового коду 8421 у код Грея, а перший лічильник виконаний за схемою лічильника з послідовністю сусідніх станів, закодованих у коді Грея (0000-1000-1001-1011-10101110-1111-1101-1100-0100-0101-0111-0110-0010-0011-0001-0000), сумарна кількість переходів елементів якого із одного стану у протилежний у циклі приблизно у два рази менше; другий і третій елементи АБО; другий тригер має інверсні входи J, K і вхід асинхронної установки у нульовий стан. UA 117943 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ДВОФАЗНОЇ ПОСЛІДОВНОСТІ ІМПУЛЬСІВ ТИПУ МЕАНДР З ПРОГРАМОВАНОЮ ТРИВАЛІСТЮ UA 117943 U UA 117943 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю. Відомі формувачі імпульсів типу меандр з перенастроюваною тривалістю [патенти України на корисну модель №№ 57976, 5797, 58272, 59473, 59481, 62967, 72182]. Недолік відомих пристроїв - складність внутрішньої структури, що обумовлено необхідністю використання двох двійкових лічильників. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю [патент України на корисну модель № 72140, бюл. № 15, 2012], який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; перший, другий і третій двовходові елементи І; перший і другий інвертори; перший і другий синхронні тригери зі входом асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, при цьому перший вхід елемента АБО з'єднано з виходом першого тригера (Dтригера), а другий - з виходом переповнення лічильника; вихід елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильника і другого тригера; прямий вихід другого тригера з'єднано з першим входом третього елемента І; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження лічильника, утворюють входи програмування формувача на задані часові параметри вихідних імпульсів. Недолік відомого пристрою обумовлений використанням двійкових лічильників, споживана потужність яких залежить від сумарної кількості переходів його елементів із одного стану у наступний у циклі і сумарної кількості розрядів. В основу корисної моделі поставлено задачу зменшення споживаної потужності. Поставлена задача вирішується тим, що в формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; перший, другий і третій двовходові елементи І; перший і другий інвертори; перший і другий синхронні тригери зі входом асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, при цьому перший вхід елемента АБО з'єднано з виходом першого тригера (Dтригера), а другий - з виходом переповнення лічильника; вихід елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильника і другого тригера; прямий вихід другого тригера з'єднано з першим входом третього елемента І; з'єднані між собою тактові входи лічильника і другого тригера утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження лічильника утворюють входи налагодження (програмування) формувача на задані часові параметри вихідних імпульсів, відповідно до корисної моделі, введено перший, другий і третій елементи XOR, які утворюють перетворювач двійкового коду 8421 у код Грея, а перший лічильник виконаний за схемою лічильника з послідовністю сусідніх станів, закодованих у коді Грея (0000-1000-1001-1011-1010-1110-1111-1101-1100-0100-01010111-0110-0010-0011-0001-0000), сумарна кількість переходів елементів якого із одного стану у протилежний у циклі приблизно у два рази менше; другий і третій елементи АБО; другий тригер має інверсні входи J, К і вхід асинхронної установки у нульовий стан, при цьому перший вхід першого елемента XOR утворює вхід молодшого розряду програмування формувача на задану 1 UA 117943 U 5 10 15 20 25 30 35 40 45 50 55 тривалість вихідних імпульсів; сполучені між собою другий вхід першого елемента XOR і перший вхід другого елемента XOR утворюють вхід другого розряду програмування формувача на задану тривалість вихідних імпульсів; сполучені між собою другий вхід другого елемента XOR і перший вхід третього елемента XOR утворюють вхід третього розряду програмування формувача на задану тривалість вихідних імпульсів; сполучені між собою другий вхід третього елемента XOR і вхід старшого розряду даних при синхронному завантаженні першого лічильника утворюють вхід старшого розряду програмування формувача на задану тривалість вихідних імпульсів; вихід першого елемента XOR з'єднано зі входом молодшого розряду даних при синхронному завантаженні першого лічильника; вихід другого елемента XOR з'єднано зі входом другого розряду даних при синхронному завантаженні першого лічильника; вихід третього елемента XOR з'єднано зі входом третього розряду даних при синхронному завантаженні першого лічильника; виходи другого, третього і четвертого розрядів лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входами J і К другого тригера і першим входом третього елемента АБО, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; другий вхід третього елемента АБО з'єднано з інверсним виходом D-тригера; вихід першого інвертора з'єднано з другим входом третього елемента І; інверсний вихід другого тригера з'єднано зі входом другого інвертора, вихід якого з'єднано з першим входом четвертого елемента І; другі входи третього і четвертого елементів І з'єднано з виходом переповнення першого лічильника; вихід третього елемента І утворює вихід нульової фази двофазної послідовності імпульсів; вихід четвертого елемента І утворює вихід першої фази двофазної послідовності імпульсів. На Фіг. 1 приведена схема формувача. Формувач містить лічильник, виконаний за схемою лічильника з послідовністю сусідніх станів, закодованих у коді Грея з послідовністю переходів 0000-1000-1001-1011-1010-1110-11111101-1100-0100-0101-0111-0110-0010-0011-0001-0000, який має вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажуваних даних D3D2D1D0, вхід дозволу режиму лічби Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; JK- тригер 2 зі входом асинхронної установки у нульовий стан R; синхронний D-тригер 3 зі входом асинхронної установки у нульовий стан R; перший 4, другий 5, третій 6 і четвертий 7 елементи І; перший 8, другий 9 і третій 10 елементи АБО; перший 11 і другий 12 інвертори; перший 13, другий 14 і третій 15 елементи XOR; ланцюжок, що складається з послідовно з'єднаних резистора 16 і конденсатора 17. Загальна точка послідовно сполучених резистора 16 і конденсатора 17 з'єднана з інформаційним входом D-тригера 3, з одним входом елемента 4 і з одним входом елемента 5. Другий вхід елемента 4 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів; вихід елемента 4 з'єднано зі входом асинхронної установки D-тригера 3 у нульовий стан. Другий вхід елемента 5 з'єднано з виходом елемента 8, один зі входів якого з'єднано з виходом D-тригера 3, а другий - з переповнення лічильника 1. Вихід елемента 5 з'єднано зі входами асинхронної установки у нульовий стан (R )лічильника 1 і JK- тригера 2. Виходи другого (Q1), третього (Q2) і четвертого (Q3) розрядів лічильника 1 з'єднано зі входами елемента 9, вихід якого з'єднано зі входами J і К JK- тригера 2 і першим входом елемента 10, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження лічильника 1. Другий вхід елемента 10 з'єднано з інверсним виходом D-тригера 3. Прямий вихід JK-тригера 2 з'єднано зі входом інвертора 11, вихід якого з'єднано з першим входом елемента 7. Інверсний вихід JK-тригера 2 з'єднано зі входом інвертора 12, вихід якого з'єднано з першим входом елемента 6. Другі входи елементів 6, 7 з'єднано з виходом переповнення лічильника і входом елемента 8. Входи B=b3b2b1b0 утворюють входи програмування формувача на задану тривалість імпульсів і паузи на виході формувача. Перший вхід елемента XOR 8 утворює вхід молодшого розряду (b0) програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід елемента XOR 8 і перший вхід елемента XOR 9 утворюють вхід другого розряду (b1) програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід елемента XOR 9 і перший вхід елемента XOR 10 утворюють вхід третього розряду (b2) програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід елемента XOR 10 і вхід старшого розряду (D3) даних при синхронному завантаженні першого лічильника утворюють вхід старшого розряду (b3) програмування формувача на задану тривалість вихідних імпульсів, вихід елемента XOR 8 з'єднано зі входом D0 даних при синхронному завантаженні першого лічильника, вихід елемента XOR 9 з'єднано зі входом D1 даних при синхронному 2 UA 117943 U 5 10 15 20 25 30 35 40 45 50 55 60 завантаженні першого лічильника, вихід елемента XOR 10 з'єднано зі входом D2 даних при синхронному завантаженні першого лічильника. Тактові входи С лічильника 1 і JK-тригера 2 сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 3 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Тактові входи С лічильника 1 і тригера 2 сполучені між собою, утворюючи вхід формувача вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 3 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Формувач призначений для формування періодичної двофазної послідовності імпульсів типу меандр з перенастроюваною тривалістю. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 16 і конденсатора 17, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень нуля на входах елементів 4 та 5, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки у нульовий стан лічильника 1 і тригерів 2, 3. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильник переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах тригерів 2, 3, на виході переповнення і на виходах Q0-Q3, на виходах елементів 9, 6, 7 і на виході елемента 8, який з'єднано зі входом елемента 5, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника 1 і тригера 2 і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 14. Оскільки режим асинхронної установки лічильника і тригера у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 8 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника і тригерів залишатиметься незмінним, тобто залишатиметься незмінним нульове значення на виходах формувача. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 3 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 8, а отже на вході та виході елемента 5, що забезпечує рівень логічної одиниці на входах R лічильника 1 і тригера 2, знімаючи блокування. Нульове значення сигналу з виходу елемента 9, яке надходить на входи J і К JK-тригера 2 і вхід елемента 10, а далі на вхід дозволу синхронного паралельного завантаження (L) лічильника 1, готує JK-тригер до переходу в одиничний стан, а лічильник 1 - до прийому інформації зі входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається перехід JK- тригера в одиничний стан і паралельне завантаження лічильника 1 значеннями сигналів, що сформовані на виходах елементів XOR. У результаті цього переходу сигнал на виходах елементів 9, 10 дорівнює логічної одиниці, що веде до заборони режиму синхронного паралельного завантаження, дозволу режиму лічби (переходу) лічильника 1 і до заборони переходу тригера 2. Під час вступу подальших тактових імпульсів зміст лічильника 1 змінюється в відповідності до алгоритму його функціонування, а одиничний стан тригера 2 залишається незмінним, до тих пір, поки зміст лічильника 1 не стане рівним 0001, що веде до формування нульового значення на виході елементів 9, 10. В результаті цього переходу лічильник 1 знову перейде у режим завантаження, а тригер 2 - у режим переходу. І тоді під час вступу наступного тактового імпульсу по його фронту знову відбувається паралельне завантаження лічильника 1 значеннями сигналів, що сформовані на входах D0-D3, і перехід тригера 2 у нульовий стан, формуючи нульове значення на виході формувача. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виходах формувача генерується періодична двофазна послідовність імпульсів типу меандр з перенастроюваною тривалістю, кратною періоду вхідних імпульсів, часові параметри яких (тривалість імпульсу, що дорівнює тривалості паузи) визначаються значенням управляючого слова В. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D- тригера 3, що призводить до переходу його у нульовий стан (Q=0) і формування рівня логічної одиниці на другому вході елемента 10. У момент вступу імпульсу Stop лічильник знаходитиметься у стані, відмінному від нульового на його виході переповнення, з'єднаного зі входом елемента 8 рівень логічної одиниці, що 3 UA 117943 U 5 10 15 20 забезпечує рівень логічної одиниці на його виході, приєднаного до входу елемента 5. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 17, який зарядився при включенні джерела живлення, то на виході елемента 5, а отже і на входах R лічильника 1 буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. Зі вступом подальших імпульсів, коли відбуватиметься перехід лічильника в одиничний стан (0001), одиничне значення на виході елемента 10 залишиться незмінним, оскільки на його другому вході рівень логічної одиниці, обумовлений значенням сигналу на інверсному виході тригера 3. І тоді зі вступом наступного тактового імпульсу лічильник перейде у нульовий стан, формуючи нульове значення на виході переповнення, далі на входах елементів 6, 7, 8, 5 і на входах асинхронної установки у нульовий стан лічильника і тригера 2, а отже до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На Фіг. 2 приведений графік переходів формувача, що складається з двох кілець (верхнє кільце - графік переходів лічильника 2, нижнє кільце графік переходів тригера 2) із загальною вершиною, відповідною нульовому стану лічильника і тригера 2, а на Фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження В=3, визначаючого часові параметри вихідної періодичної послідовності імпульсів. На відміну від відомого пристрою зменшення кількості розрядів другого лічильника до одного і заміна першого лічильника на лічильник, працюючий у коді Грея, дозволило знизити споживану потужність. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 60 Формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; перший, другий і третій двовходові елементи І; перший і другий інвертори; перший і другий синхронні тригери зі входом асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, при цьому перший вхід елемента АБО з'єднано з виходом першого тригера (D-тригера), а другий - з виходом переповнення лічильника; вихід елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильника і другого тригера; прямий вихід другого тригера з'єднано з першим входом третього елемента І; з'єднані між собою тактові входи лічильника і другого тригера утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід Dтригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження лічильника утворюють входи налагодження (програмування) формувача на задані часові параметри вихідних імпульсів, який відрізняється тим, що введено другий і третій елементи АБО, четвертий інвертор, перший, другий і третій елементи XOR, які утворюють перетворювач двійкового коду 8421 у код Грея, а перший лічильник виконаний за схемою лічильника з послідовністю сусідніх станів, закодованих у коді Грея (0000-1000-1001-1011-1010-1110-11111101-1100-0100-0101-0111-0110-0010-0011-0001-0000), сумарна кількість переходів елементів якого із одного стану у протилежний у циклі приблизно у два рази менше; другий і третій елементи АБО; другий тригер має інверсні входи J, K і вхід асинхронної установки у нульовий стан, при цьому перший вхід першого елемента XOR утворює вхід молодшого розряду програмування формувача на задану тривалість вихідних імпульсів; сполучені між собою другий вхід першого елемента XOR і перший вхід другого елемента XOR утворюють вхід другого розряду програмування формувача на задану тривалість вихідних імпульсів; сполучені між собою другий вхід другого елемента XOR і перший вхід третього елемента XOR утворюють вхід третього розряду програмування формувача на задану тривалість вихідних імпульсів; сполучені між собою другий вхід третього елемента XOR і вхід старшого розряду даних при синхронному завантаженні першого лічильника утворюють вхід старшого розряду програмування формувача на задану тривалість вихідних імпульсів; вихід першого елемента XOR з'єднано зі входом 4 UA 117943 U 5 10 молодшого розряду даних при синхронному завантаженні першого лічильника; вихід другого елемента XOR з'єднано зі входом другого розряду даних при синхронному завантаженні першого лічильника; вихід третього елемента XOR з'єднано зі входом третього розряду даних при синхронному завантаженні першого лічильника; виходи другого, третього і четвертого розрядів лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входами J і K другого тригера і першим входом третього елемента АБО, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження лічильника; другий вхід третього елемента АБО з'єднано з інверсним виходом D-тригера; вихід першого інвертора з'єднано з другим входом третього елемента І; інверсний вихід другого тригера з'єднано зі входом другого інвертора, вихід якого з'єднано з першим входом четвертого елемента І; другі входи третього і четвертого елементів І з'єднано з виходом переповнення першого лічильника; вихід третього елемента І утворює вихід нульової фази двофазної послідовності імпульсів; вихід четвертого елемента І утворює вихід першої фази двофазної послідовності імпульсів. 5 UA 117943 U Комп’ютерна верстка А. Крижанівський Міністерство економічного розвитку і торгівлі України, вул. М. Грушевського, 12/2, м. Київ, 01008, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6