Формувач парафазної послідовності імпульсів типу меандр з перенастроюваною тривалістю

Реферат: Формувач парафазної послідовності імпульсів типу меандр з перенастроюваною тривалістю містить реверсивні двійкові лічильники, інвертори; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер, двовходові елементи І. В нього введено другий синхронний Dтригер зі входом асинхронної установки у нульовий стан. UA 69249 U (12) UA 69249 U UA 69249 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування парафазної послідовності імпульсів типу меандр з перенастрюваною тривалістю. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. Авторське свідоцтво СРСР №354544. - Бюлетень винаходів. №30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач парафазної послідовності імпульсів з перенастроюваною тривалістю (заявка на корисну модель u 201105098 от 21.04.2011), який містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий інвертори; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двох входового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки Dтригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом елемента АБО, один з входів якого поєднаний з виходом переповнювання першого лічильника, входом першого інвертора, вихід якого поєднаний зі входом дозволу лічби першого лічильника і входом дозволу синхронного паралельного завантаження другого лічильника; вхід другого інвертора з'єднано з виходом переповнювання другого лічильника, а вихід - з його входом дозволу режиму лічби; другий вхід елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід Dтригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника з'єднано з відповідними входами паралельного завантаження другого лічильника; вихід переповнювання першого лічильника утворює вихід формувача. Недолік відомого пристрою - обмежені функціональні можливості. У основу корисної моделі поставлена задача удосконалення формувача парафазної послідовності імпульсів типу меандр з перенастрюваною тривалістю, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, забезпечити розширення функціональних можливостей. Поставлена задача вирішується тим, що в формувач парафазної послідовності імпульсів з перенастроюваною тривалістю, який містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий інвертори; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки Dтригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом елемента АБО, один з входів якого поєднаний з виходом переповнювання першого лічильника, входом першого інвертора, вихід якого поєднаний зі входом дозволу лічби першого лічильника і входом дозволу синхронного паралельного завантаження другого лічильника; вхід другого інвертора з'єднано з виходом переповнювання другого лічильника, а вихід - з його входом дозволу режиму лічби; другий вхід елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D 1 UA 69249 U 5 10 15 20 25 30 35 40 45 50 55 60 тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника з'єднано з відповідними входами паралельного завантаження другого лічильника; вихід переповнювання першого лічильника утворює вихід формувача, відповідно до корисної моделі, введено другий синхронний D-тригер зі входом асинхронної установки у нульовий стан і третій двовходовий елемент І, вихід якого утворює другий вихід формувача, при цьому, перший вхід третього елемента І з'єднано з виходом першого інвертора, другий вхід третього елемента І з'єднано з виходом другого D-тригера, вхід D другого D-тригера з'єднано з виходом переповнювання другого лічильника і третім входом елемента АБО, тактовий вхід другого D-тригера з'єднано з тактовими входами першого та другого лічильників, вхід асинхронної установки у нульовий стан другого D-тригера з'єднано з загальною точкою послідовно сполучених резистора і конденсатора. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - розширення області застосування і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить два реверсивні двійкові лічильники 1, 2, кожен з яких має: вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажуваних даних D o-D3, вхід дозволу режиму лічби Ро, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; два інвертора 3, 4; двох входовий елемент АБО 10; три двох входових елемента І 8, 9, 12; ланцюжок, що складається з послідовно з'єднаних резистора 5 і конденсатора 6; два синхронних D-тригери 7, 11 зі входами асинхронної установки в нульовий стан R, при цьому загальна точка послідовно сполучених резистора 5 і конденсатора 6 сполучена з інформаційним входом D-тригера 7, зі входом асинхронної установки у нульовий стан D-тригера 11, з одним входом елемента 8 і з одним входом елемента 9; другий вхід елемента 8 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів; вихід елемента 8 сполучений з входом R асинхронної установки в нульовий стан тригера 7; другий вхід елемента 9, який сполучений з виходом елемента 10, один з входів якого поєднаний з виходом переповнювання Р4 лічильника 1, входом інвертора 3, вихід якого поєднаний з входом дозволу рахування Ро лічильника 1 і входом L дозволу синхронного паралельного завантаження лічильника 2; вихід елемента 9 з'єднаний зі входами R асинхронної установки лічильників 1, 2 у нульовий стан; другий вхід елемента АБО 10 з'єднаний з виходом переповнення лічильника 2, а третій - з виходом D-тригера 7; вхід інвертора 4 з'єднано з виходом переповнювання Р 4 лічильника 2, вихід інвертора 4 з'єднано зі входом дозволу режиму рахування Р о лічильника 2; перший вхід елемента 112 з'єднано з виходом інвертора 3, другий вхід елемента І 12 з'єднано з виходом D-тригера 11, вхід D тригера 11, з'єднано з виходом переповнювання лічильника 2 і другим входом елемента АБО, входи D3D2D1D0 паралельного завантаження лічильника 1 з'єднано з відповідними входами D3D2D1D0 паралельного завантаження лічильника 2, утворюючи входи b3b2b1b0 налагодження формувача на задану тривалість вихідних імпульсів; тактові входи С лічильників 1, 2 і D-тригера 11 сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів; вихід переповнювання Р4 лічильника 1 утворює перший вихід формувача F 1; вихід елемента I 12 утворює другий вихід формувача F2. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живильної напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки в нульовий стан D-тригера 11, на входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 7 і лічильників 1, 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери 7, 11 і лічильники 1, 2 переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах тригерів 7, 11 і на виходах переповнювання Р 4 лічильників 1, 2, що веде до формування рівня логічного нуля на виходах F 1 і F2 формувача і на виході елемента АБО 10, вихід якого з'єднаний зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень логічного нуля на входах R асинхронної установки лічильників 1, 2 у нульовий стан. Оскільки режим асинхронної установки лічильників у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих 2 UA 69249 U 5 10 15 20 25 30 35 40 45 50 55 60 пор поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (S) на тактовий вхід С тригера 7 по його фронту тригер 7 переходить в одиничний стан (Q1=1), формуючи рівень логічної одиниці на виході елемента АБО 10, а отже на вході та виході елемента І 9, що забезпечує рівень логічної одиниці на входах R лічильників 1, 2, знімаючи блокування. Нульове значення сигналу з виходу переповнювання Р 4 лічильника 2 надходить на вхід дозволу синхронного паралельного завантаження L лічильника 1, готуючи його до прийому інформації зі входів D0-D3 і на вхід інвертора 4, формуючи на його виході рівень логічної одиниці, забороняє режим лічби лічильника 2. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 надходить на вхід інвертора 3 формуючи на його виході рівень логічної одиниці, забороняє режим синхронного паралельного завантаження лічильника 2, тобто лічильник 2 переходить у режим зберігання. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан В, формуючі одиничне значення на виході переповнювання лічильника 1 (тобто на виході F1), що веде до формування активного сигналу на вході дозволу синхронного паралельного завантаження L лічильника 2 і на вході дозволу режиму лічби лічильника 1, тобто лічильник 2 переходить в режим синхронного паралельного завантаження. Оскільки нульове значення сигналу на виході переповнення лічильника 2 залишатися незмінним, то режим завантаження лічильника 1 також залишатися незмінним. Під час вступу другого тактового імпульсу відбувається паралельне завантаження лічильників 1, 2 значеннями сигналів b3b2b1b0, що подаються на відповідні входи D0-D3, тобто лічильник 2 переходить у стан В, а стан лічильника 1 залишатися незмінним (рівним В). В результаті цього переходу лічильник 1 перейде в режим віднімання, а режим завантаження лічильника 2 залишатися незмінним. Під час вступу наступних тактових імпульсів тригер 11 переходіть в одиничний стан, зміст лічильника 1 зменшуватиметься на одиницю, а стан лічильника 2 залишатися незмінним (рівним В), до тих пор, поки зміст лічильника 1 не стане рівним 0, що веде до формування одиничного значення на виході інвертора 3 і елемента 12, тобто на виході F2. В результаті цього переходу лічильник 1 перейде в режим зберігання, а лічильник 2 - в режим віднімання. Під час вступу подальших тактових імпульсів, тригер 11 залишиться в одиничному стани, зміст лічильника1 буде залишатися рівним 0, а стан лічильника 2 буде зменшуватиметься на одиницю до тих пор, поки зміст лічильника 2 не стане рівним 0 і тоді під час вступу наступного тактового імпульсу знову відбувається завантаження лічильника 1 значеннями сигналів b3b2b1b0, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан В, нульовий стан лічильника 2 буде залишатися незмінним, тригер 11 переходить у нульовий стан. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виходах формувача F1, F2 генерується парафазна періодична послідовність імпульсів типу меандр, кратних періоду вхідних імпульсів, часові параметри яких (тривалість імпульсу, що дорівнює тривалості паузи) визначаються значенням управляючого слова В – tи = tn = (В + 1)Т. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (R), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників 1, 2. Якщо у момент вступу тактового імпульсу лічильники 1, 2 знаходитиметься у нульовому стані, то при переході D-тригера 5 у нульовий стан на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 9, що приведе до припинення процесу генерації. Якщо у момент вступу один або обидва лічильники знаходитимуться у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на виходах переповнення, з'єднаних зі входами елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників 1, 2 буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи 3 UA 69249 U 5 10 15 тим самим запобігання спотворенню останнього імпульсу у вихідних послідовностях F 1, F2. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід обох лічильників у нульовий стан, на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану лічильників 1, 2 і тоді зі вступом наступного тактового імпульсу тригер 11 також переходить у нульовий стан, що веде до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце - граф переходів лічильника 2, нижнє кільце - граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанту налагодження А=4 (І4=1), визначаючого часові параметри парафазної вихідної періодичної послідовності імпульсів типу меандр – tи = tn = (А + 1)Т = 5Т. На відміну від відомого пристрою формування парафазної послідовності імпульсів типу меандр з перенастроюваною тривалістю розширює область використання і функціональної можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 20 25 30 35 40 45 50 Формувач парафазної послідовності імпульсів типу меандр з перенастроюваною тривалістю, що містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другий інвертори; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двох входові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом елемента АБО, один з входів якого поєднаний з виходом переповнювання першого лічильника, входом першого інвертора, вихід якого поєднаний зі входом дозволу лічби першого лічильника і входом дозволу синхронного паралельного завантаження другого лічильника; вхід другого інвертора з'єднаний з виходом переповнювання другого лічильника, а вихід - з його входом дозволу режиму лічби; другий вхід елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника з'єднано з відповідними входами паралельного завантаження другого лічильника; вихід переповнювання першого лічильника утворює вихід формувача, який відрізняється тим, що в нього введено другий синхронний D-тригер зі входом асинхронної установки у нульовий стан і третій двовходовий елемент І, вихід якого утворює другий вихід формувача, при цьому, перший вхід третього елемента І з'єднаний з виходом першого інвертора, другий вхід третього елемента І з'єднаний з виходом другого D-тригера, вхід D другого D-тригера, з'єднаний з виходом переповнювання другого лічильника і третім входом елемента АБО, тактовий вхід другого D-тригера з'єднаний з тактовими входами першого та другого лічильників, вхід асинхронної установки у нульовий стан другого D-тригера з'єднаний з загальною точкою послідовно сполучених резистора і конденсатора. 4 UA 69249 U 5 UA 69249 U Комп’ютерна верстка В. Мацело Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6