Формувач пачки імпульсів типу меандр перенастроюваної тривалості і фіксованої кількості, яка дорівнює чотирьом

Реферат: Формувач пачки імпульсів типу меандр перенастроюваної тривалості і фіксованої кількості, яка дорівнює чотирьом, належить до імпульсної техніки. UA 76443 U (12) UA 76443 U UA 76443 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування пачки імпульсів типу меандр перенастроюваної тривалості і фіксованої кількості, яка дорівнює чотирьом. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів № 20, 1971. Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач пачки імпульсів типу меандр перенастроюваної тривалості і фіксованої кількості, яка дорівнює чотирьом (патент на корисну модель України № 63191, бюл. 18, 2011), що містить два реверсивні двійкові лічильники, перший із яких налагоджений на режим віднімання, має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки в нульовий стан, вихід переповнювання; третій дворозрядний підсумовувальний лічильник, виконаний на двох JK-тригерах; два інвертори; перший і другий елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер з входом асинхронної установки у нульовий стан, перший і другий елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого елементів І; вихід першого елемента І сполучений з входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І сполучений з виходом другого елемента АБО; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано з першим входом першого елемента АБО і з входом першого інвертора, вихід якого поєднаний з його входом дозволу лічби; вихід переповнювання другого лічильника з'єднано з другим входом першого елемента АБО, виходи першого та другого JK-тригерів з'єднано з першим та другим входами другого елемента АБО, третій вхід якого з'єднано з виходом першого елемента АБО, а четвертий - з виходом D-тригера; входи паралельного завантаження першого лічильника утворюють входи настроювання пристрою на задану тривалість вихідних імпульсів; тактові входи JK-тригерів, першого і другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан. Недолік відомого пристрою - складність внутрішньої структури другого лічильника, яка обумовлена необхідністю наявності входів паралельного завантаження, і, як наслідок, складність конструкції вхідних пристроїв і висока вартість пристрою. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності імпульсів типа меандр з перенастроюваною тривалістю і фіксованої кількості, яка дорівнює чотирьом, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, спрощення конструкції вхідних пристроїв формувача і, як наслідок, спрощення технології його виготовлення і зменшення вартості. Поставлена задача вирішується тим, що в формувач пачки імпульсів типу меандр перенастроюваної тривалості і фіксованої кількості, яка дорівнює чотирьом, що містить два реверсивні двійкові лічильники, перший із яких налагоджений на режим віднімання, має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки в нульовий стан, вихід переповнювання; третій дворозрядний підсумовувальний лічильник, виконаний на двох JK-тригерах; два інвертори; перший і другий елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатоpa; стартостопний пристрій, який містить синхронний D-тригер з входом асинхронної установки у нульовий стан, перший і другий елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого елементів І; вихід першого елемента І сполучений з входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І сполучений з виходом другого елемента АБО; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано з першим входом першого елемента АБО і з входом першого інвертора, вихід якого поєднаний з його входом дозволу лічби; вихід переповнювання другого лічильника з'єднано з другим входом 1 UA 76443 U 5 10 15 20 25 30 35 40 45 50 55 60 першого елемента АБО, виходи першого та другого JK-тригерів з'єднано з першим та другим входами другого елемента АБО, третій вхід якого з'єднано з виходом першого елемента АБО, а четвертий - з виходом D-тригера; входи паралельного завантаження першого лічильника утворюють входи настроювання пристрою на задану тривалість вихідних імпульсів; тактові входи JK-тригерів, першого і другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан, відповідно до корисної моделі, введена спрощена структура другого реверсивного лічильника за рахунок запобігання ланцюга синхронного паралельного завантаження, при цьому вхід налагодження на режим підсумовування/віднімання другого лічильника з'єднано з виходом переповнювання першого лічильника, вихід першого елемента АБО з'єднано з входом дозволу синхронного паралельного завантаження першого лічильника і входом другого інвертора, вихід якого з'єднано з входом дозволу режиму лічби третього лічильника (з входами J і К першого та другого JK тригерів) і другим входом першого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей – спрощення внутрішньої структури, конструкції вхідних пристроїв формувача і, як наслідок, спрощення технології його виготовлення і зменшення вартості. На фіг. 1 приведена схема формувача. Формувач містить: два чотирирозрядні реверсивні двійкові лічильники 1, 2 і один дворозрядний підсумовувальний, виконаний на JK-тригерах 11, 12; лічильник 1 має вхід подачі імпульсів синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажуваних даних D 0-D3, вхід дозволу режиму рахування Р0, вхід R асинхронної установки у нульовий стан R, вихід переповнювання Р4; лічильник 2 має вхід подачі імпульсів синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід R асинхронної установки в нульовий стан R, вихід переповнювання Р4; третій лічильник виконано на JK-тригерах 11, 12, перший з яких має по одному входу J і К і вхід R асинхронної установки у нульовий стан, другий має по два входи J і К, об'єднані по І; два інвертори 3, 13; два елемента АБО 4, 10; ланцюжок, що складається з послідовно з'єднаних резистора 5 і конденсатора 6; стартостопний пристрій, який містить синхронний D-тригер 7 з входом асинхронної установки у нульовий стан, два двовходові елементи І 8, 9. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 сполучена з інформаційним входом D-тригера 7, з одним входом елемента 8 і з одним входом елемента 9; другий вхід елемента 8 з'єднано з виходом інвертора 13. Вихід елемента 8 сполучений з входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 сполучений з виходом елемента 10. Вихід Р4 переповнювання лічильника 1, який утворює вихід F формувача, з'єднано з першим входом першого елемента АБО 4 і з входом інвертора 3, вихід якого поєднаний з його входом Р0 дозволу лічби. Вихід Р4 переповнювання лічильника 2 з'єднано з другим входом елемента АБО 4, вихід якого з'єднано з входом L дозволу синхронного паралельного завантаження лічильника 1 і входом інвертора 13, вихід якого з'єднано з входом дозволу режиму лічби третього лічильника (з входами J і К першого та другого JK-тригерів) і з другим входом першого елемента І 8. Виходи першого та другого JK-тригерів з'єднано з першим та другим входами елемента АБО 10, третій вхід якого з'єднано з виходом елемента АБО 4, а четвертий - з виходом D-тригера. Вхід U налагодження на режим підсумовування/віднімання лічильника 2 з'єднано з виходом Р4 переповнювання лічильника 1. Входи D0-D3 паралельного завантаження лічильника 1 з'єднано з відповідними входами b0, b1, b2, b3 настроювання пристрою на задану тривалість вихідних імпульсів. Тактові входи JK-тригерів 11, 12 і лічильників 1, 2 сполучені між собою, утворюючи вхід формувача - вхід С подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід D-тригера утворює вхід подачі імпульсів запуску (Start). Вихід елемента І 9 з'єднаний з входами R асинхронної установки JK-тригерів 11,12 і лічильників 1,2 у нульовий стан. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно тригерів 7, 11, 12 і лічильників 1, 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригери і обидва лічильники 2 UA 76443 U 5 10 15 20 25 30 35 40 45 50 55 60 переходять у нульовим стан, формуючи рівень логічного нуля відповідно на виході Q тригерів і на виходах переповнювання Р4 лічильників 1, 2, що веде до формування рівня логічного нуля на виході елемента АБО 10, вихід якого з'єднаний з входом елемента І 9, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного з зарядом конденсатора 6, що забезпечує рівень логічного нуля на входах R асинхронної установки лічильників 1, 2 і JK-тригерів 11, 12 у нульовий стан. Оскільки режим асинхронної установки лічильників у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 10, а отже на вході і виході елемента І 9, що забезпечує рівень логічного одиниці на входах R лічильників 1, 2 і JK-тригерів 11, 12, знімаючи блокування. Нульове значення сигналу з виходів переповнювання лічильників 1, 2 поступає на вхід елемента АБО 4 і далі на вхід дозволу синхронного паралельного завантаження L лічильника 1, готуючи його до прийому інформації з входів D0-D3 і на вхід інвертора 13, формуючи на його виході рівень логічної одиниці, що забезпечує режим лічби третього лічильника. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 надходить на вхід U лічильника 2, що забезпечує режим віднімання. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи D0-D3 і зменшення на одиницю змісту лічильника 2, тобто лічильник 1 переходить у стан B=b 0b1b2b3, лічильник 2 - в стан (0-1), тобто 1111, третій лічильник переходить в стан 01. В результаті цього переходу сигнал на виходах переповнювання лічильників 1, 2 дорівнює рівню логічної одиниці, що веде до формування рівня логічної одиниці на виході елемента АБО 4, нульового значення на виходах інверторів 3, 13, що веде до переходу D-тригера у нульовий стан, заборони режиму синхронного паралельного завантаження і дозволу режиму лічби лічильника 1, переходу лічильника 2 в режим підсумування, а третього лічильника - в режим зберігання. Під час вступу наступного тактового імпульсу зміст лічильника 1 зменшуватиметься на одиницю, а зміст лічильника 2 збільшується на одиницю, тобто лічильник 1 переходить в стан (В-1), а лічильник 2 - у нульовий стан, одиничний стан третього лічильника залишатиметься незмінним. Під час вступу подальших тактових імпульсів зміст лічильника 1 зменшуватиметься на одиницю, зміст лічильника 2 збільшується на одиницю, одиничний стан третього лічильника залишатиметься незмінним до тих пір, поки зміст лічильника 1 не стане рівним 0. В результаті цього переходу лічильник 1 переходить в режим зберігання, лічильник 2 переходить в режим віднімання, нульовий стан лічильника 1 і одиничний стан третього лічильника залишатиметься незмінними. Під час вступу подальших тактових імпульсів зміст лічильника 2 зменшуватиметься на одиницю до тих пір, поки зміст лічильника 2 не стане рівним 0. В результаті цього переходу формується рівень логічного нуля на виході елемента 4, лічильник 1 знову переходить у режим завантаження, лічильник 2 залишається у режимі віднімання, третій лічильник готується до переходу у наступний стан. Під час вступу подальших тактових імпульсів процеси повторюються до тих пір, поки зміст першого, другого і третього лічильників не стане рівним 0. В результаті цього переходу формується рівень логічного нуля на виході елемента 10, на вході і виході елемента 9, що забезпечує рівень логічного нуля на входах R асинхронної установки лічильників 1, 2 і JK-тригерів 11, 12 у нульовий стан, тобто формувач повернеться в початковий стан. Зі вступом наступного імпульсу запуску процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного зі вступом імпульсу запуску (зняттям нульового блокування лічильників і JK-тригерів) під час вступу на вхід формувача періодичної послідовності імпульсів з періодом Т на виході переповнювання лічильника 1 генерується чотири імпульси типу меандр, часові параметри яких (тривалість імпульсу - tи, яка дорівнює тривалості паузи - tп) визначаються значенням керуючого слова В:t и=tп=BT. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (нижнє кільце - граф пepexoдів лічильника 1, середнє кільце - граф переходів лічильника 2, верхнє кільце - граф переходів третього лічильника) із загальною вершиною, відповідною вихідному стану, а на фіг. 3 приведені епюри, що ілюструють роботу для варіанту налагодження В=3:tи=tп=3T. 3 UA 76443 U На відміну від відомого пристрою спрощення структури другого лічильника, а також наявність тільки однієї шини настроювання на заданий режим дозволило зменшити кількість міжелементних зв'язків, спростити конструкцію вхідних пристроїв, технологію його виготовлення і знизити вартість. 5 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 10 15 20 25 30 35 Формувач пачки імпульсів типу меандр перенастроюваної тривалості і фіксованої кількості, яка дорівнює чотирьом, що містить два реверсивні двійкові лічильники, перший з яких налагоджений на режим віднімання, має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки в нульовий стан, вихід переповнювання, третій дворозрядний підсумовувальний лічильник, виконаний на двох JK-тригерах, два інвертори, перший і другий елементи АБО, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, стартостопний пристрій, який містить синхронний D-тригер з входом асинхронної установки у нульовий стан, перший і другий елементи І, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого елементів І, вихід першого елемента І сполучений з входом асинхронної установки D-тригера у нульовий стан, другий вхід другого елемента І сполучений з виходом другого елемента АБО, вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано з першим входом першого елемента АБО і з входом першого інвертора, вихід якого поєднаний з його входом дозволу лічби, вихід переповнювання другого лічильника з'єднано з другим входом першого елемента АБО, виходи першого та другого JK-тригерів з'єднано з першим та другим входами другого елемента АБО, третій вхід якого з'єднано з виходом першого елемента АБО, а четвертий - з виходом D-тригера, входи паралельного завантаження першого лічильника утворюють входи настроювання пристрою на задану тривалість вихідних імпульсів, тактові входи JK-тригерів, першого і другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора, тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан, який відрізняється тим, що в нього введена спрощена структура другого реверсивного лічильника за рахунок запобігання ланцюга синхронного паралельного завантаження, при цьому вхід налагодження на режим підсумовування/віднімання другого лічильника з'єднано з виходом переповнювання першого лічильника, вихід першого елемента АБО з'єднано з входом дозволу синхронного паралельного завантаження першого лічильника і входом другого інвертора, вихід якого з'єднано з входом дозволу режиму лічби третього лічильника (з входами J і К першого та другого JK-тригерів) і другим входом першого елемента І. 4 UA 76443 U 5 UA 76443 U Комп’ютерна верстка С. Чулій Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6