Пристрій усунення надмірності цифрового телевізійного сигналу

Пристрій усунення надмірності цифрового телевізійного сигналу, що містить три регістри, перші виходи першого регістра підключені до перших входів першого блока порівняння і перших входів третього блока пам'яті, другий вихід першого регістра підключений до першого входу другого регістра, виходи другого регістра підключені до други х входів першого блока порівняння, виходи третього регістра підключені до перших входів другого блока порівняння і перших входів третього буфера, два блоки пам'яті, перший вихід першого блока пам'яті підключений до першого входу третього регістра, другий вихід першого блока пам'яті підключений до першого входу др угого блока пам'яті та третього входу ключового елемента, вихід другого блока пам'яті підключений до першого входу четвертого регістра, два блоки порівняння, вихід першого блока порівняння підключений до входу першого тригера, ви хід другого блока порівняння підключений до першого входу др угого лічильника, другого входу другого буфера та входу елемента НІ, три лічильники, вихід першого лічильника підключений до третього входу першого та другого блока порівняння, п'ятого входу третього буфера, четвертого входу друго го буфера, другого входу першого тригера, першого та другого елементів І, третього входу др угого лічильника, перший вихід другого лічильника підключений до першого входу елемента АБО-НІ, другий вихід другого лічильника підключений до другого входу 2 (19) 1 3 84837 4 сигналів підключений до третіх входів першого, го входу ключового елемента, першого входу кодругого, третього та четвертого регістрів, першого мутатора та четвертого входу перетворювача кота другого блоків пам'яті, першого, другого та треду, перший, другий та третій буфери, ви хід тього буферів, перетворювача коду, першого вхопершого буфера підключений до другого входу ду ключового елемента, других входів першого та комутатора, вихід другого буфера підключений до другого лічильника, елемента АБО та другого тридругого входу четвертого блока пам'яті, виходи гера, третій вихід блока вибірки синхросигналів третього буфера підключені до перших входів четпідключений до першого входу першого буфера, вертого блока пам'яті, чекаючий мультивібратор, ключовий елемент, вихід якого підключений до вихід якого підключений до входів першого і другопершого входу першого регістра, генератор тактого блоків затримки та першого входу другого елевих імпульсів, вихід якого підключений до других мента І, другий та третій елементи І, вихід другого входів першого, другого, третього та четвертого елемента І підключений до четвертого входу тререгістрів, першого та другого блоків пам'яті, пертього блока пам'яті, вихід третього елемента І підшого буфера, п'ятого входу перетворювача коду ключений до першого входу другого тригера, елета першого входу першого лічильника, четвертий мент НІ, вихід якого підключений до другого входу регістр, виходи якого підключені до других входів третього буфера, елемент АБО-НІ, ви хід якого другого блока порівняння, два тригери, вихід перпідключений до першого входу третього елемента шого тригера підключений до входу чекаючого І, третій та четвертий блоки пам'яті, виходи тремультивібратора та першого входу першого елетього блока пам'яті підключені до перших входів мента І, перший вихід другого тригера підключеперетворювача коду, ви ходи четвертого блока ний до четвертого входу третього буфера та перпам'яті підключені до други х входів перетворювача шого входу др угого буфера, другий ви хід коду. (інверсний) другого тригера підключений до друго Запропонований винахід відноситься до галузі радіотехніки, техніки передачі і зберігання цифрового кольорового телевізійного сигналу (ЦКТС). Відомо "Пристрій стиску цифрового кольорового телевізійного сигналу", який містить: блок дискретно-косинусного перетворювача (ДКП), блок провісника, блок оцінки руху, блок квантувача, запам'ятовуючий пристрій, блок управління коефіцієнтом стиску, блок деквантувача, блок зворотного ДКП, два суматори, блок кодування зі змінною довжиною кодового слова, мультиплексор, блок буферного запам'ятовуючого пристрою. [1]. Недоліком відомого пристрою є наявність ряду перекручень (блоковість, розмивання контурів і т.д.) при відновленні зображення. Найближчим до запропонованого технічним рішенням, вибраним як прототип є "Пристрій стиску цифрових телевізійних сигналів кольорового зображення" [2], що містить: аналогово-цифровий перетворювач (АЦП), блок встановлення опорного рівня, три регістри, два блоки затримок, два блоки порівняння, три лічильники, елемент АБО, елемент І, комутатор, два блоки пам'яті, блок елементів АБО, формувач коду синхронізації, перетворювач коду, блок управління. Недоліком пристрою-прототипу є постійна наявність кодів повторень у вихідному сигналі, що приводить до малого коефіцієнту стиску ЦКТС при слабкій кореляції сусідніх елементів. У основу винаходу поставлена задача усунути надмірність у цифровому телевізійному сигналі, що дозволяє досягти високого коефіцієнта стиску кадру телевізійного сигналу без втрати якості відновленого зображення. Поставлена задача вирішується за рахунок того, що високий коефіцієнт стиску досягається шляхом врахування кореляції сусідніх елементів в середині кадру, або кореляції між відповідними елементами сусідніх кадрів ЦКТС, а доповнення розрядами кодів повторень елементів кадру здійснюється тільки за наявності їх повторень. При швидкості передачі 25 кадрів в секунду [5], сусідні кадри в потоці ЦКТС, як правило, відрізняються несуттєво. Це призводить до виникнення міжкадрової надмірності [4]. Пристрій усунення надмірності цифрового телевізійного сигналу дозволяє збільшити ступінь стиснення ЦКТС шляхом урахування кореляції між відповідними групами сусідніх кадрів за рахунок використання методу міжкадрового стиснення, що усуває міжкадрову надмірність. У випадку, якщо ступінь збігу між сусідніми кадрами менше 50%, то передаються опорні кадри, які стиснуті внутрішньокадровим методом, що усуває стр уктурну надмірність зображення кадру. Технічний результат, який може бути одержаний при здійсненні винаходу, полягає в підвищенні коефіцієнта стиску ЦКТС (коефіцієнт стиску в запропонованому пристрої знаходиться в межах від 2 до 27 разів при міжкадровому кодуванні, або від 1,1 до 110 разів при внутрішньокадровому кодуванні) без втрати якості відновленого зображення, пропорційно скорочується об'єм пам'яті необхідний для зберігання кодів ЦКТС, і відповідно, час передачі кодів ЦКТС по каналах зв'язку. На Фіг.1 приведена структурна схема запропонованого пристрою. На Фіг.2 приведений графік залежності коефіцієнта стиску від кількості співпадаючих гр уп елементів рядка ЦКТС. На Фіг.3 приведений графік залежності коефіцієнта стиску від кількості спі-впадань відповідних груп елементів поточного та попереднього кадрів. Запропонований пристрій включає блок вибірки синхросигналів 1, ключовий елемент 2, генератор тактових імпульсів (ГТІ) 3, регістри 4, 5 і 10, Π, 5 84837 6 блоки пам'яті 6, 7 і 31, 32, лічильники 8, 22 і 23, ника 22 з'єднаний з сьомим входом елементу блоки порівняння 9 і 15, тригери 12 і 30, блок заАБО-НІ 26, восьмий вихід лічильника 22 з'єднаний тримки 13, 14, буфери 16, 20, 28, чекаючий мульз восьмим входом елементу АБО-НІ 26, дев'ятий тивібратор 17, елементи І 18, 24 і 29, елемент АБО вихід лічильника 22 з'єднаний з другим входом 19, комутатор 21, елемент НІ 25, елемент АБО-HI елементу І 29, десятий вихід лічильника 22 з'єдна26, блок елементів АБО 27, перетворювач коду 33, ний з дев'ятим входом елементу АБО-НІ 26, одипри цьому входом пристрою є вхід блоку вибірки надцятий вихід лічильника 22 з'єднаний з третім синхросигналів 1, вихід 1 якого з'єднаний з первходом елементу І 29, дванадцятий вихід лічильшим входом блоку пам'яті 6, вихід 2 блоку вибірки ника 22 з'єднаний з десятим входом елементу синхросигналів 1 з'єднаний з першим входом клюАБО-НІ 26, тринадцятий вихід лічильника 22 з'єдчового елементу 2, третіми входами регістрів 4, 5, наний з четвертим входом елементу І 29, чотир10, 11, блоків пам'яті 6, 7, буферів 16, 20, 28, перенадцятий вихід лічильника 22 з'єднаний з одинадтворювача коду 33, другими входами лічильника 8 цятим входом елементу АБО-НІ 26, п'ятнадцятий та 22, елементу АБО 19, тригера 30, вихід 3 блоку вихід лічильника 22 з'єднаний з дванадцятим вховибірки синхросигналів 1 з'єднаний з першим входом елементу АБО-НІ 26, шістнадцятий вихід лідом буфера 16, вихід ключового елементу 2 з'єдчильника 22 з'єднаний з п'ятим входом елементу І наний з входом 1 регістра 4, вихід ГТІ 3 з'єднаний 29, сімнадцятий вихід лічильника 22 з'єднаний з з другими входами регістрів 4, 5, 10, 11, блоків шостим входом елементу І 29, виходи лічильника пам'яті 6, 7, буфера 16, першим входом лічильни23 з'єднані з входами блоку елементів АБО 27 і ка 8, п'ятим входом перетворювача коду 33, перші другими входами блоку пам'яті 31, вихід елементу виходи регістра 4 з'єднані з першими входами І 24 з'єднаний з четвертим входом блоку пам'яті блока порівняння 9 і першими входами блоку па31, вихід елементу НІ 25 з'єднаний з другим вхом'яті 31, другий ви хід регістра 4 з'єднаний зпердом буфера 28, ви хід елементу АБО-НІ 26 з'єднашим входом регістра 5, виходи регістра 5 з'єднані ний з першим входом елементу І 29, ви хід блоку з другими входами блока порівняння 9, перший елементів АБО 27 з'єднаний з третім входом блоку вихід блоку пам'яті 6 з'єднаний з першим входом пам'яті 31, виходи буфера 28 з'єднані з першими регістра 10, другий вихід блоку пам'яті 6 з'єднаний входами блоку пам'яті 32, вихід елементу І 29 з першим входом блоку пам'яті 7 і третім входом з'єднаний з першим входом тригера 30, перший ключового елементу 2, ви хід блоку пам'яті 7 з'єдвихід тригера 30 з'єднаний з першим входом бунаний з першим входом регістра 11, вихід лічильфера 20 і четвертим входом буфера 28, др угий ника 8 з'єднаний з третіми входами блоків порів(інверсний) вихід тригера 30 з'єднаний з другим няння 9 і 15 та лічильника 22, другими входами входом ключового елементу 2, першим входом тригера 12 та елементів І 18 і 24, четвертим вхокомутатора 21 і четвертим входом перетворювача дом буфера 20, та п'ятим входом буфера 28, вихід коду 33, виходи блоку пам'яті 31 з'єднані з першиблока порівняння 9 з'єднаний з першим входом ми входами перетворювача коду 33, виходи блоку тригера 12, виходи регістра 10 з'єднані з першими пам'яті 32 з'єднані з другими входами перетворювходами блока порівняння 15 і першими входами вача коду 33, вихід перетворювача коду 33 є вихобуфера 28, виходи регістра 11 з'єднані з другими дом пристрою. входами схеми порівняння 15, вихід тригера 12 У запропонованому пристрої блок вибірки синз'єднаний з входом чекаючого мультивібратора 17 хросигналів 1 є демультиплексор [1, 3, 4], признаі першим входом елементу І 18, вихід блоку зачений для вибірки синхросигналів і кодів рядків тримки 13 з'єднаний з третім входом тригера 12, ЦКТС, видачі кодів рядків елементів кадру ЦКТС (з вихід блоку затримки 14 з'єднаний з першим вховиходу 1), видачі управляючого імпульсу по наддом елементу АБО 19, ви хід блока порівняння 15 ходженню на вхід блоку вибірки синхросигналів 1 з'єднаний з входом елементу НІ 25, др угим входом синхросигнала кінця кадру (СКК) (з ви ходу 2), а буфера 20, та першим входом лічильника 22, вихід також видачі синхросигналів (з виходу 3). Ключобуфера 16 з'єднаний з другим входом комутатора вий елемент 2 призначений для видачі на перший 21, вихід чекаючого мультивібратора 17 з'єднаний вхід регістра 4, кодів рядків попереднього кадру з входами блоків затримок 13, 14 і першим входом ЦКТС, які надходять на його третій вхід, за наявелементу І 24, вихід елементу І 18 з'єднаний з друності на його другому вході рівня логічної одиниці гим входом лічильника 23, вихід елементу АБО 19 та надходженні на перший вхід управляючого імз'єднаний з першим входом лічильника 23, вихід пульсу з ви ходу 2 блока вибірки синхросигналів 1. буфера 20 з'єднаний з другим входом блоку пам'я ГТІ 3 призначений для формування тактових імпуті 32, перший вихід комутатора 21 з'єднаний з п'я льсів з частотою, яка дорівнює тактовій частоті тим входом блоку пам'яті 31, другий ви хід комутаформування ЦКТС. Регістр 4 призначений для тора 21 з'єднаний з третім входом блоку пам'яті запису, зберігання і видачі 32-х бітового коду 32, перший вихід лічильника 22 з'єднаний з перЦКТС поточної групи при внутрішньокадровому шим входом елементу АБО-НІ 26, другий ви хід кодуванні. Регістр 5 призначений для запису, збелічильника 22 з'єднаний з другим входом елеменрігання і видачі 32-х бітового коду ЦКТС поперету АБО-НІ 26, третій вихід лічильника 22 з'єднаний дньої групи при внутрішньокадровому кодуванні. з третім входом елементу АБО-НІ 26, четвертий Блок пам'яті 6 призначений для запису, зберігання вихід лічильника 22 з'єднаний з четвертим входом і видачі кодів груп поточного кадру ЦКТС. Блок елементу АБО-НІ 26, п'ятий вихід лічильника 22 пам'яті 7 призначений для запису, зберігання і виз'єднаний з п'ятим входом елементу АБО-НІ 26, дачі кодів груп попереднього кадру ЦКТС. Лічильшостий вихід лічильника 22 з'єднаний з шостим ник 8 призначений для формування імпульсів з входом елементу АБО-НІ 26, сьомий вихід лічильчастотою, яка дорівнює 1/32 частоти тактових ім 7 84837 8 пульсів, що дозволяє синхронізувати блоки привання коду наявності повторень груп в блоці пастрою. Блок порівняння 9 призначений для порозм'яті 31. Буфер 28 призначений для запису, зберірядного порівняння 32-х бітового коду ЦКТС потогання і видачі кодів груп поточного кадру ЦКТС при чної групи і 32-х бітового коду ЦКТС попередньої міжкадровому кодуванні. Елемент І 29 призначегрупи при внутрішньокадровому кодуванні. При ний для формування на його виході сигналу логічзбігу всіх відповідних розрядів двох груп, які постуної одиниці, коли на всіх його входах встановлепають на входи 1 і 2 блока порівняння 9, на виході ний рівень логічної одиниці. Тригер 30 блока порівняння 9 формується сигнал логічної призначений для видачі управляючих сигналів з одиниці, інакше - логічного нуля. Регістр 10 припершого та другого (інверсного) виходів. Блок пазначений для запису, зберігання і видачі 32-х бітом'яті 31 призначений для запису і зберігання синвого коду ЦКТС груп поточного кадру при міжкадхросигналів ЦКТС, 32-х бітови х кодів груп елеменровому кодуванні. Регістр 11 призначений для тів, розрядів наявності повторень груп, 9-ти запису, зберігання і видачі 32-х бітового коду розрядних кодів повторень груп елементів, розряЦКТС груп попереднього кадру при міжкадровому ду наявності опорного кадру, а також видачі вищекодуванні. Тригер 12 призначений для зберігання і згаданих сигналів на перший вхід перетворювача видачі сигналу з виходу блока порівняння 6. Блок коду 33. Блок пам'яті 32 призначений для запису і затримки 13 призначений для затримки сигналу на зберігання синхросигналів ЦКТС, 32-х бітових кочас, який дорівнює тридцяти тактовим імпульсам. дів груп елементів, розрядів наявності співпадань Блок затримки 14 призначений для затримки імпугруп між попереднім та поточним кадрами, розряльсу на час запису коду повторень груп з виходу ду відсутності опорного кадру, а також видачі вилічильника 23 в блок пам'яті 31. Блок порівняння щезгаданих сигналів на другий вхід перетворюва15 призначений для порозрядного порівняння 32-х ча коду 33. Перетворювач коду 33 призначений бітового коду групи поточного кадру ЦКТС і 32-х для формування стиснутого ЦКТС. бітового коду групи попереднього кадру ЦКТС при Запропонований пристрій функціонує таким міжкадровому кодуванні. При збігу всіх відповідних чином. У початковому стані регістри 4, 5, 10, 11, розрядів двох груп, які поступають на входи 1 і 2 блоки пам'яті 6 і 7 і лічильники 8, 22 і 23 обнулені, блока порівняння 15, на виході блока порівняння на виході тригера 12 встановлений рівень логічної 15 формується сигнал логічної одиниці, інакше одиниці, на виході тригера 30 встановлений рівень логічного нуля. Буфер 16 призначений для запису, логічного нуля. зберігання і видачі синхросигналів, що поступають На вхід пристрою (на вхід блоку вибірки синз виходу 3 блока вибірки синхросигналів 1. Чекаюхросигналів 1) поступає ЦКТС, який складається чий мультивібратор 17 призначений для форму[5] з синхросигналу початку кадру (СПК), синхросивання імпульсу під час переходу його вхідного сиггналу початку рядка (СПР), синхросигналу кінця налу з рівня логічної одиниці в рівень логічного рядка (CKP), синхросигналу кінця кадру (СКК) і нуля. Елемент І 18 призначений для управління рядків елементів зображення кадру, які складастаном лічильника 23. Елемент АБО 19 призначеються з 32-х бітових відліків кодів груп. Код однієї ний для установки лічильника 23 в нульовий стан. групи, в свою чергу, складається з 2-х відліків яскБуфер 20 призначений для запису, зберігання і равості і 2-х відліків кольорорізностних сигналів. З видачі сигналів з виходу блока порівняння 15. Котретього виходу блоку вибірки синхросигналів 1, мутатор 21 призначений для комутації сигналу, що синхросигнали поступають на першій вхід буфера надходить на його другий вхід з першим або дру16, де записуються за заданими адресами. гим виходом. Лічильник 22 призначений для підраПо надходженню кожного тактового імпульсу з хунку кількості співпадань груп між попереднім та виходу ГТІ 3, на 2-й вхід блоку пам'яті 6, коди груп поточним кадрами ЦКТС. Лічильник 22, елемент поточного кадру послідовно записуються в блок АБО-НІ 26 та елемент І 29 разом становлять грапам'яті 6. Одночасно з приходом кожного тактовоничний пристрій призначений для підрахунку кільго імпульсу з виходу ГТІ 3, на 2-й вхід регістра 10, кості співпадань груп між попереднім та поточним код першої групи, що надходить з першого виходу кадрами ЦКТС. Коли кількість співпадань груп між блоку пам'яті 6 на вхід 1 регістра 10, послідовно попереднім та поточним кадрами досягне граничзаписується в регістр 10. По заповненню 32-х розного рівня (103680 повторів) коефіцієнт стиску карядів, паралельний код групи з виходів регістра дру ЦКТС буде дорівнювати не менш ніж два рази, поступає на входи 1 блоку порівняння 15 і входи 1 а на виході елементу І 29 встановиться рівень лобуфера 28. У цей же момент з виходу лічильника 8 гічної одиниці, у іншому випадку - логічного нуля. на дозволяючий вхід 3 блоку порівняння 15 постуЛічильник 23 призначений для формування 9-ти пає імпульс, який дозволяє операцію порівняння. розрядного коду повторень груп при внутрішньоОскільки це група першого кадру (тобто на вхід 1 кадровому кодуванні, причому чисельно код вирарегістра 11 ще не поступав сигнал, та на його вижає кількість груп елементів зображення кадра ходах встановлений рівень логічного нуля), на ЦКТС, що послідовно повторюються. Елемент І 24 виході блоку порівняння 15 буде сигнал логічного призначений для формування імпульсу запису нуля, який поступає на другий вхід буфера 20, на кодів груп елементів і кодів повторень груп в блок вхід 1 лічильника 22 та елемент НІ 25. На виході пам'яті 31. Елемент НІ 25 призначений для інверелементу НІ формується рівень логічної одиниці, тування сигналу, що надійшов на його вхід. Елеякий поступає на вхід 2 буфера 28, дозволяючи мент АБО-НІ 26 призначений для формування на запис паралельного коду поточної групи, що пойого виході сигналу логічної одиниці, коли на всіх ступив на вхід 1. його входах встановлений рівень логічного нуля. З приходом наступного імпульсу з виходу ліБлок елементів АБО 27 призначений для формучильника 8, сигнал з виходу блоку порівняння 15 9 84837 10 записується в елемент пам'яті буфера 20, та надвстановлюється рівень логічної одиниці, який походить на вхід 1 лічильника 22, збільшуючи його ступає на управляючий вхід 4 буфера 28, та стан на одиницю. Оскільки даний кадр є першим, управляючий вхід 1 буфера 20. На інверсному на виході блоку порівняння 15 на протязі всього виході тригера 30 встановлюється, відповідно, кадру залишається рівень логічного нуля. Відповісигнал логічного нуля, який поступає на управлядно лічильник 22 залишається у початковому стаючий вхід 2 ключового елементу 2 і управляючий ні, а на виході елемента І 29 залишається рівень вхід 1 комутатора 21. По надходженню сигналу логічного нуля. Тригер 30 також залишається у логічного нуля з виходу 2 тригера 30 на управляюпочатковому стані, тому на вхід 1 буфера 20 та чий вхід 1 комутатора 21, відбувається комутація вхід 4 буфера 28, з виходу 1 тригера 30, надійде другого входу комутатора 21 з виходом 2. По надсигнал логічного нуля. На інверсному виході 2 триходженню сигналу логічної одиниці на вхід 4 бугера 30 залишиться рівень логічної одиниці. Сигфера 28 відбувається перезапис паралельного нал логічної одиниці з виходу 2 тригера 30 надійде коду груп у блок пам'яті 32 (через перший вхід). По на управляючий вхід 2 ключового елемента 2, тренадходженню сигналу логічної одиниці на вхід 1 тій вхід перетворювача коду 33 і управляючий вхід буфера 20 відбувається перезапис розрядів наяв1 комутатора 20. По надходженню сигналу логічної ності співпадань груп між поточним та попереднім одиниці, з виходу 2 тригера 30 на управляючий кадром у блок пам'яті 32 (через другий вхід). Тавхід 1 комутатора 21, відбувається комутація друким чином відбувається міжкадрове кодування гого входу комутатора з виходом 1. ЦКТС, та усунення міжкадрової надмірності ЦКТС. По надходженню СКК на вхід блоку вибірки По надходженню кожного тактового імпульсу з синхросигналів 1 на його виході 2 формується виходу ГТІ 3, одночасно з надходженням кодів управляючий сигнал, який встановлює у початкогруп попереднього кадру з ви ходу 2 блоку пам'яті 6 вий стан регістри 4, 5, 10 і 11, блок пам'яті 7, буна вхід 1 блоку пам'яті 7, код поступає також через фери 20 і 28, лічильник 22, тригер 30. По надховхід 3 ключового елементу 2 на вхід 1 регістра 4 дженню управляючого сигналу на перший вхід (оскільки ключовий елемент 2 знаходиться у відключового елементу 2, ключовий елемент 2 перекритому стані). Код першої групи послідовно запиходить у відкритий стан (ключовий елемент 2 песується у регістр 4. По заповненню всіх 32-х розреводиться у відкритий стан тільки при наявності рядів групи, паралельний код першої групи з сигналу логічної одиниці на другому вході). По перших виходів регістра 4 надходить на входи 1 надходженню управляючого сигналу на вхід 3 бублоку порівняння 9 і входи 1 блоку пам'яті 31. У фера 16 синхросигнали поступають на другий вхід цей же момент, з виходу лічильника 8, на управкомутатора 20, звідки через перший вихід комуталяючий вхід 3 схеми порівняння 9 поступає імтора 20 перезаписуються у блок пам'яті 31. По пульс, який дозволяє операцію порівняння. Оскінадходженню управляючого сигналу на вхід 3 блольки це перша група (на вхід 1 регістра 5 ще не ка пам'яті 6 з другого виходу відбувається перезанадходив сигнал і на його виходах знаходиться пис поточного кадру в блок пам'яті 7 і запис настурівень логічного нуля), то на виході блоку порівпного кадру в блок пам'яті 6 (тобто поточний кадр няння 9 буде рівень логічного нуля, який поступає стає попереднім, а наступний поточним). на перший вхід тригера 12. На другий вхід тригера По надходженню кожного тактового імпульсу з 12 поступає імпульс з лічильника 8, який дозволяє виходу ГТІ 3, код першої групи поточного кадру, роботу тригера 7. Оскільки на виході тригера 12 в що надходить з виходу 1 блоку пам'яті 6 на вхід 1 початковому стані встановлений рівень логічної регістра 10, послідовно записується в регістр 10. одиниці, то з надходженням на перший вхід тригеОдночасно з цим, код першої групи попереднього ра 12 рівня логічного нуля, на виході тригера встакадру, надходить з виходу блоку пам'яті 7 на вхід 1 новлюється рівень логічного нуля. По надходженрегістра 11, і послідовно записується в регістр 11. ню на вхід чекаючого мультивібратора 17 сигналу По заповненню 32-х розрядів, паралельний код логічного нуля на його виході формується імпульс, групи з виходів регістрів надходить на входи 1 та 2 який поступає на вхід блоку затримки 13 та 14 і на блоку порівняння 15, а з виходів регістра 10 також перший вхід елементу І 24. З виходу блоку затрина входи 1 буфера 28. У цей же момент з виходу мки 13 імпульс поступає на управляючий вхід 3 лічильника 8 на управляючий вхід 3 блоку порівтригера 12, встановлюючи його у початковий стан. няння 15 поступає імпульс, який дозволяє операПо надходженню на вхід елементу І 24 імпульсу з цію порівняння. У блоці порівняння 15 групи потовиходу лічильника 8, з виходу елементу І 24 почного і попереднього кадру порозрядно ступає управляючий сигнал на вхід 4 блока пам'яті порівнюються. У разі їх збігу на ви ході блоку порі31. Даний сигнал дозволяє запис коду першої грувняння 15 встановлюється сигнал логічної одиниці пи в пам'ять (оскільки код поточної групи з виходів (інакше - логічного нуля). Сигнал з виходу блоку 1 регістра 5 не співпадає з кодом попередньої групорівняння 15 записується в елемент пам'яті бупи з виходів регістра 4). фера 20 (через вхід 2), та надходить на вхід елеПо надходженню наступного тактового імпульмента НІ 25, та вхід 1 лічильника 22, збільшуючи су з блоку ГТІ 3 на управляючі входи 2 регістрів 4 і його стан на одиницю. На виході елементу НІ 5, з друго го ви ходу регістра 4 починається запис встановлюється рівень логічного нуля, який не поточної групи в послідовному вигляді в регістр 5 дозволяє запис паралельного коду гр упи поточно(через вхід 1). По заповненню 32-х розрядів регісго кадру, що надійшов на вхід 1 буфера 28. тра 5 з виходу лічильника 8 поступає дозволяючий При досягненні на виходах лічильника 22 заімпульс на вхід блоку порівняння 9. У разі порозданого порогу кількості спів-падань груп між поторядної рівності двох груп (сигналів з виходів 1 регічним та попереднім кадром, на виході 1 тригера 30 стра 4 та ви ходів регістра 5) на виході блоку порі 11 84837 12 вняння 9 формується сигнал логічної одиниці, який Перетворювач коду 33 після закінчення кадру поступає на вхід тригера 12. З надходженням такформує вихідний сигнал, що являє собою наступтового імпульсу з виходу лічильника 8 на виході ну послідовністю: СПК, розряд наявності опорного тригера формується сигнал логічної одиниці. В кадру (РНОК), якщо РНОК являє собою логічну цьому випадку, з виходу елементу І 18 на другий одиницю, тоді після нього слідує СПР; 32-х розрявхід лічильника 23 поступає імпульс, який збільдний код групи; розряд наявності коду повтору шує стан лічильника на одиницю. Таким чином, груп (РНКП). Якщо РНКП є логічною одиницею, лічильник 23 рахує кількість послідовно співпадатоді після нього йде 9-ти розрядний код повтору. У ючих груп елементів зображення у попередньому випадку якщо РНКП являє собою логічний нуль - в кадрі. У випадку не збігу груп на входах 1 і 2 схеми ЦКТС формується 32-х розрядний код наступної порівняння 9, з її ви ходу на перший вхід тригера групи. І так далі. Завершує рядок - СКС за яким 12 поступає рівень логічного нуля, що, як показано формується синхросигнал початку наступного рядвище, дозволить запис за заданими адресами кока (СПР). І так далі. По закінченню кадру формуду поточної гр упи в блок пам'яті 31, та 9-ти розряється СКК. Таким чином даний кадр буде опорним, дного коду повтору гр уп елементів, який формута буде закодований внутрішньокадровим метоється лічильником 23. Імпульс з виходу чекаючого дом (у випадку якщо у рядку збігаються дві або мультивібратора 17, через лінію затримки 14, побільше груп, що йдуть підряд, замість 32-х розряступає на перший вхід елементу АБО 19. На друдів кожної групи передається 32-х розрядний код гий вхід елементу АБО 19 поступає управляючий співпадаючої групи та 9-ти розрядний код повтосигнал з другого виходу блоку вибірки синхросигру), завдяки цьому вихідний кадр буде значно налів 1. З виходу елементу АБО 19 сигнал постуменший за обсягом, ніж вхідний. пає на перший вхід лічильника 23, що після запису У випадку якщо РНОК являє собою логічний в блок пам'яті 31 коду поточної групи елементів і 9нуль, то після нього іде синхросигнал початку рядти розрядного коду повтору груп елементів, встака, розряд наявності співпадання групи між попеновлює лічильник 23 в нульовий стан. Таким чиреднім та поточним кадрами (РНСГ), якщо РНСГ є ном відбувається внутришньокадрове кодування логічною одиницею, тоді за ним слідує 32-х розряЦКТС, та усунення структурної надмірності ЦКТС, дний код наступної групи поточного кадру. У випау блоці пам'яті 31 відбувається запис і зберігання дку якщо РНСГ є логічним нулем - в ЦКТС формусинхросигналів, кодів груп елементів, розрядів ється 32-х розрядний код поточної групи поточного наявності повторів груп, кодів повторів груп і розкадру. І так далі. Завершує рядок синхросигнал ряду наявності опорного кадру за заданими адрекінця рядка, за яким формується синхросигнал сами, а також видача вищезгаданих сигналів на початку наступного рядка. І так далі. По закінченперший вхід перетворювача коду 33. ню кадру формується синхросигнал кінця кадру. Для запису наявності коду повтору виділяєтьТаким чином даний кадр не буде опорним, та буде ся один біт. У разі повторення груп, хоча б один з закодований міжкадровим методом (замість 32-х виходів лічильника 23 відмінний від нуля. Тоді на розрядного коду групи передається лише розряд виході блоку елементів АБО 27 встановлюється наявності співпадання групи між попереднім та логічна одиниця, яка записується в розряді наявпоточним кадрами), тому вихідний кадр матиме ності коду повторень блоку пам'яті 31. У разі відсуменше розрядів ніж вхідний. тності коду повторень груп на всіх виходах лічильЗ описаного вище випливає, що перший кадр, ника 23 встановиться сигнал логічного нуля, а на який надійшов на вхід пристрою, буде стиснуто виході блоку елементів АБО 27 - нульовий потенвнутрішньокадровим методом. Наступні кадри, в ціал, який запише в розряд наявності коду повтозалежності від кількості збігів кодів груп з поперерень логічний нуль. днім кадром, будуть стиснуті вн утрішньокадровим У блоці пам'яті 32 за заданими адресами відабо міжкадровим методом (якщо між кадрами збібувається запис і зберігання синхросигналів, розгається не більш ніж 50% груп - застосовується ряду відсутності опорного кадру, кодів груп елемевнутрішньокадровий метод стиску, в протилежнонтів, розрядів наявності співпадань груп між му випадку - міжкадровий метод). попереднім та поточним кадрами, а також видача Позитивний ефект, який досягається при здійвищезгаданих сигналів на другий вхід перетворюсненні винаходу полягає в тому, що без втрати вача коду 33. У разі співпадань груп між попереякості відновленого зображення збільшується коднім та поточним кадрами, на другий вхід блоку ефіцієнт стиску ЦКТС (максимальний коефіцієнт пам'яті 32 надходить сигнал логічної одиниці, інстиску в запропонованому пристрої міжкадровим акше сигнал логічного нуля. методом - до 27 разів, та внутрішньокадровим По надходженню на вхід пристрою СКК, з виметодом - до 110 разів), відповідно скорочується ходу 2 блоку вибірки синхросигналів 1 надходить обсяг пам'яті необхідний для зберігання кодів управляючий сигнал на вхід 3 перетворювача коду ЦКТС і час передачі їх по каналах зв'язку. 33. Залежно від сигналу, який прийшов з виходу 2 Джерела інформації тригера 30 на четвертий вхід перетворювача коду 1. Смирнов А.В. Основы цифрового телевидения. 33, відбувається зчитування інформації (для форM.: Горячая линия - Телеком, 2121. - 223с. мування стислого ЦКТС) з виходів блоку пам'я ті 31 2. А.с. №1530471 СССР МКИ H04N7/18, 7/12. Уст(якщо надійшов сигнал логічної одиниці) або з виройство для сжатия цифровых телевизионных ходів блоку пам'яті 32 (якщо надійшов сигнал логісигналов цветного изображения / А.В. Королев, чного нуля), та починається цикл кодування настуН.Ф. Сидоренко, Б.В. Остро умов и др.; 15.12.1989. пного кадру. БИ №46. 13 84837 14 3. Богданович М.И. и др. Цифровые интегральные 4. Брайс P. Руководство по цифровому телевидемикросхемы. Справочник. - Минск: Беларусь, нию. - M.: ДМК Пресс, 2122. - 298с. 1991. - 492с. 5. Recommendation ITU - ВТ.601 - 4. Encoding parameters of digital television for studios, 1994. 15 Комп’ютерна в ерстка О. Гапоненко 84837 Підписне 16 Тираж 28 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601