Формувач одиночної пачки, яка містить три триімпульсних кодових серії з програмованими часовими параметрами

Реферат: Формувач одиночної пачки містить три триімпульсних кодових серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, кварцовий генератор, компаратор, двійковий лічильник, асинхронну установку. Введено другий двійковий лічильник, перший і другий JK-тригери; двійковий суматор; п'ять інверторів; перший і другий синхронні D-тригери зі входами асинхронної установки у нульовий стан, чотиривходовий елемент АБО-НІ, двовходовий елемент І-НІ, перший, другий і третій двовходові елементи І, перший і другий третій елементи АБО. Містить ланцюжок, що складається з резистора і конденсатора. UA 98701 U (54) ФОРМУВАЧ ОДИНОЧНОЇ ПАЧКИ, ЯКА МІСТИТЬ ТРИ ТРИІМПУЛЬСНИХ КОДОВИХ СЕРІЇ З ПРОГРАМОВАНИМИ ЧАСОВИМИ ПАРАМЕТРАМИ UA 98701 U UA 98701 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до автоматики, імпульсної, обчислювальної і вимірювальної техніки, та призначена для формування одиночної пачки, яка містить три триімпульсних кодових серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора. Відомі формувачі, що містять кварцовий генератор, працюючий у безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних серій імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Авторське свідоцтво СРСР №307502. - Бюлетень винаходів №20, 1971, Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагодженням на фіксований режим часових параметрів вихідної послідовності імпульсів. Найближчим аналогом є формувач імпульсів, виконаний на двійковому лічильнику (мал.7.53. Пухальський Г.І., Новосельцева Т.Я. Цифровые устройства. - Спб.: Политехника 1986.-485с), який містить компаратор, входи першої групи якого з'єднано з відповідними виходами двійкового лічильника, що має вхід дозволу режиму синхронного паралельного завантаження і входи завантаження даних, вхід дозволу режиму лічби і вхід асинхронної установки у нульовий стан. Недолік відомого пристрою - обмежені функціональні можливості. У основу корисної моделі поставлена задача удосконалення формувача одиночної пачки, яка містить три триімпульсних кодових серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, за допомогою введення нового складу елементів і нової сукупності взаємних з'єднань між ними, забезпечити розширення функціональних можливостей. Поставлена задача вирішується тим, що формувач одиночної пачки містить триімпульсних кодових серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, входи першої групи якого з'єднано з відповідними виходами двійкового лічильника, що має вхід дозволу режиму синхронного паралельного завантаження і входи завантаження даних, вхід дозволу режиму лічби і вхід асинхронної установки у нульовий стан, згідно з корисною моделлю, введено: другий двійковий лічильник, також, як і перший, налагоджений на режим віднімання, зі входами синхронного паралельного завантаження, входом дозволу режиму лічби і входом асинхронної установки у нульовий стан; перший і другий JK-тригери, які містять по два входи J, один з котрих прямий, а другий інверсний, об'єднаних по І, по одному інверсному входу К і входи асинхронної установки у нульовий стан; двійковий суматор; п'ять інверторів; перший і другий синхронні D-тригери зі входами асинхронної установки у нульовий стан; чотиривходовий елемент АБО-НІ; двовходовий елемент І-НІ; перший, другий і третій двоходові елементи І; перший і другий елементи АБО; ланцюжок, що складається з резистора і конденсатора, при цьому входи другої групи входів компаратора з'єднано з відповідними виходами суматора; входи першої групи входів суматора з'єднано з відповідними входами завантаження першого лічильника, які утворюють входи налагодження формувача на заданий період серій імпульсів; входи другої групи суматора з'єднано з виходами перших чотирьох інверторів, входи яких утворюють входи налагодження формувача на задані паузи між імпульсами в серії; вхід D першого тригера з'єднано з виходом елемента АБО-НІ, перший вхід якого з'єднано з виходом молодшого (нульового) розряду лічильника, другий - з виходом другого розряду, третій - з виходом старшого (третього) розряду; інверсний вихід першого D-тригера і вихід компаратора з'єднано зі входами елемента І-НІ, вихід якого утворює вихід формувача; входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану паузу між серіями імпульсів в пачці; тактової входи лічильників, JK- тригерів і першого D-тригера з'єднані між собою, утворюючи вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора з'єднано з джерелом живлення, а загальна точка його з'єднана з першими входами першого та другого елементів І і входом D другого D-тригера, вихід якого з'єднано з першим входом першого елемента АБО, другий вхід якого з'єднано з прямим виходом першого JK-тригера і прямим входом J другого JK-тригера, третій - з прямим виходом другого JK-тригера, а четвертий - з виходом переповнення другого лічильника, першим входом другого елемента АБО і входом третього елемента І, вихід якого з'єднано зі входом дозволу завантаження першого D-тригера; інверсний вихід другого JK-тригера з'єднано з прямим входом J першого JK-тригера; другий вхід другого елемента АБО з'єднано з виходом переповнення першого лічильника, входом дозволу режиму лічби другого лічильника і входом п'ятого інвертора, вихід якого з'єднано зі входом 1 UA 98701 U 5 10 15 20 25 30 35 40 45 50 55 60 дозволу режиму лічби першого лічильника і другим входом третього елемента І, вихід якого з'єднано з четвертим входом елемента АБО-НІ; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника і інверсними входами J і К JK-тригерів; вихід першого елемента АБО з'єднано з другим входом другого елемента І, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильників, JK- тригерів і першого D-тригера; тактовий вхід другого D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І з'єднано з виходом компаратора; вихід першого елемента І з'єднано зі входом асинхронної установки у нульовий стан другого D-тригера. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший (1) і другий (17) двійкові реверсивні лічильники, налагоджені на режим віднімання, зі входом дозволу синхронного паралельного завантаження і входами завантаження D0-D3, входом дозволу режиму лічби Ро, входом подачі тактових імпульсів С, входом асинхронної установки у нульовий стан R, виходами розрядів Q 0-Q3, виходами 1 2 переповнення Р4 , Р4 ; двійковий суматор (2); JK- тригери (21, 22); п'ять інверторів (3-6, 18); компаратор (7); перший (8) та другий (13) синхронні D-тригери зі входами асинхронної установки у нульовий стан, ; чотиривходовий елемент АБО-HI (9); двох входовий елемент І-НІ (10); ланцюжок, що складається з резистора (11) і конденсатора (12); перший (14), другий (15) 1 та третій (20) двовходові елементи І, перший (16) та другий елементи АБО (19). Вихід Р4 лічильника 1 з'єднаний зі входом інвертора 18, входом елемента АБО 19 і входом дозволу режиму лічби лічильника 17. Входи А0-А3 суматора 2, які з'єднано з відповідними входами D0-D3 завантаження лічильника 1, утворюють входи а0 - а3 налагодження формувача на задану тривалість кодової серії, а також період прямування серій. Входи D 0-D3 завантаження лічильника 17 утворюють входи с0 - с3 налагодження формувача на задану тривалість паузи між кодовими серіями в пачці. Входи інверторів 3-6, виходи яких з'єднано зі входами В0 - В3 суматора, утворюють входи bо - b3 налагодження формувача на задані паузи між імпульсами в серії. Входи Ао - А3 компаратора 7 з'єднано з відповідними виходами Q0-Q3 лічильника 1. Входи В0-В3 компаратора з'єднано з відповідними виходами So-S3 суматора. Вхід D тригера 8 з'єднано з виходом елемента АБО-НІ 9, перший вхід якого з'єднано з виходом Q0 лічильника 1, другий - з виходом Q2, третій – з виходом Q3, четвертий - з виходом елемента І 20. Інверсний вихід D-тригера 8 і вихід компаратора з'єднано зі входами елемента І-НІ 10, вихід якого утворює вихід F формувача. Тактові входи С лічильників, JK- тригерів і D-тригера 8 з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів С з виходу зовнішнього генератора. Ланцюжок, що складається з послідовно з'єднаних резистора 11 і конденсатора 12 з'єднано з джерелом живлення +Е, а загальна точка ланцюжка з'єднана з першими входами елементів 14, 15 і входом D тригера 13, вихід якого з'єднано з першим входом елемента АБО 16. Другий вхід елемента АБО 16 з'єднано з прямим виходом JK- тригера 21 і прямим входом J JK- тригера 22, третій - з прямим виходом JK- тригера 22, а четвертий – з виходом переповнення лічильника 17, входами елементів 18, 19. Інверсний вихід тригера 22 з'єднано з прямим входом J тригера 21. Вихід елемента АБО 16 з'єднано з другим входом елемента І 15, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильників, JK-тригерів і першого D-тригера. Вихід елемента 19 з'єднано зі входом дозволу режиму синхронного завантаження лічильника 1 і інверсними входами J і К тригерів 21, 22. Вихід інвертора 18 з'єднано зі входом дозволу режиму лічби лічильника 1 і входом елемента 20. Тактовий вхід D-тригера ІЗ утворює вхід подачі імпульсів запуску (Start). Другий вхід елемента І 14 з'єднано з виходом компаратора, вихід елемента І 14 з'єднано зі входом асинхронної установки у нульовий стан D-тригера 13. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 11 і конденсатора 12 підключеною до шини живлячої напруги (+Е), при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 14-16, забезпечуючи формування рівня логічного нуля на їх виходах, приєднаних до входів асинхронної установки в нульовий стан відповідно тригерів 8, 13, 21, 22 і лічильників 1, 17. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери 8, 13, 21, 22 і лічильники переходять в нульовий стан, формуючи рівень логічного нуля відповідно на виходах тригерів і на виходах переповнювання лічильників, що веде до формування рівня логічного нуля на виході чотиривходового елемента 16, вихід якого приєднай до входу елемента 15, що забезпечує 2 UA 98701 U 5 10 15 20 25 30 35 40 45 50 55 60 підтвердження (блокування) рівня логічного нуля на його виході і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 12, коли напруга на ньому перевищить рівень логічного нуля, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильників, JK- тригерів і D-тригера 8, забезпечуючи формування рівня логічного нуля на виходах Q0-Q3, на виходах переповнення, на інверсних входах J і К тригерів 20, 21 і входах L лічильників, готуючи JK- тригер 21 до переходу в одиничний стан, а лічильники до прийому інформації зі входів D0-D3, тобто, перший - зі входів а0 - а3, другий - зі входів с0 - с3. Рівень логічної одиниці на вході D-тригера 8, готує його до переходу в одиничний стан. Але оскільки режим асинхронної установки лічильників у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 15 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан JK- тригерів і лічильників залишається незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід D-тригера 13 по його фронту він переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 16, а отже на вході і виході елементу І 15, що забезпечує рівень логічного одиниці на входах R лічильників, JK- тригерів і D-тригера 8, знімаючи блокування нульового стану. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного з переходом тригера 13 в одиничний стан) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильників 1,17 значеннями сигналів, що подаються на відповідні входи, тобто лічильник 1 переходить у стан a3a2a1a0, лічильник 17-у стан с0 - с3, формуючи одиничне значення на виходах переповнення Р4, що веде до переходу лічильника 1 у режим лічби, лічильника 17 - у режим зберігання, JK- тригер 21 і D-тригер 8 переходять в одиничний стан, що веде до формування нульового значення на його інверсному виході (на вході елемента І-НІ 10), формуючи одиничне значення на виході F формувача. Оскільки тривалість триімпульсної серії не може бути менше 5Т (Т - період прямування тактових імпульсів), то значення лічильника в розрядах Q3 або Q2 або обидва будуть вміщувати одиницю, і тоді при переході лічильника 1 у стан a3a2a1a0 на виході елемента АБО-НІ, тобто на вході тригера, формується рівень логічного 0. Під час вступу другого тактового імпульсу (після закінчення перехідного процесу, пов'язаного з переходом тригера 13 в одиничний стан) тригер 8 переходить у нульовий стан, що веде до формування рівня логічного нуля на виході F формувача, а зміст лічильника 1 зменшиться на одиницю. Зміст лічильника 17 і стан JK- тригерів залишаться незмінними. Під час вступу подальших тактових імпульсів зміст лічильника 1 буде зменшуватися, а зміст лічильника 17, одиничний стан JK- тригера 21, нульовий стан JK-тригера 22 і нульовий стан тригера 8 залишаться незмінними. Нульове значення на виході формувача також буде залишитися незмінним доти, доки зміст лічильника 1 не стане рівнім a3a2a1a0-b3b2b1b0, у результаті чого на інверсному виході компаратора (на вході елемента І-НІ 10) буде сформовано рівень логічного нуля, що веде до переходу другого D-тригера ІЗ у нульовий стан і формування рівня логічної одиниці на виході F формувача, тобто до формування другого імпульсу в серії. Під час вступу подальших тактових імпульсів зміст лічильника буде зменшуватися, а зміст лічильника 17, одиничний стан JK-тригера 21, нульовий стан JK- тригера 22 і нульовий стан Dтригера 8 залишаться незмінними. Нульове значення сигналу на виході формувача також буде залишитися незмінним доти, доки зміст лічильника не стане рівним 0010, що веде до формування рівня логічної одиниці на виході елемента АБО 9 і на вході першого D-тригера, готуючи його до переходу в одиничний стан. І тоді під час вступу наступного тактового імпульсу лічильник переходить у стан 0001, а п D-тригер 8 переходить в одиничний стан, що веде до формування рівня логічного нуля на його інверсному виході і рівня логічної одиниці на виході елемента І-НІ 10, тобто формування третього імпульсу на виході формувача. Зі вступом наступного тактового імпульсу лічильник 1 переходить у нульовий стан, що веде к формуванню рівня логічного нуля на виході переповнення і рівня логічної одиниці на виході інвертора 18 і переходу лічильника 1 у режим зберігання, а лічильника 17-у режим лічби. Під час вступу подальших тактових імпульсів зміст лічильника 17 буде зменшуватися, а нульовий стан лічильника 1, першого D-тригера і нульове значення сигналу на виході формувача залишиться незмінними. При переході другого лічильника 17 у нульовий стан на виході елемента 19 формується рівень логічного нуля, що веде до дозволу переходу JK-тригера 21 у нульовий стан, JK- тригера 22 в одиничний стан а лічильників у режим завантаження і тоді під час вступу чергового тактового імпульсу JK-тригер 21 переходить у нульовий стан, JK- тригер 22 - в одиничний стан, лічильник 1- у стан a3a2a1a0, лічильник 17- у стан c3c2c1c0, надалі процеси повторюються, тобто почнеться формування другої серії. При цьому, як тільки відбуватиметься перехід лічильника 17 у нульовий стан, на виході елемента АБО 19 буде сформований рівень 3 UA 98701 U 5 10 15 20 25 30 35 40 45 50 55 60 логічного 0, що веде до дозволу переходу JK- тригера 22 у нульовий стан, а лічильників у режим завантаження і тоді під час вступу чергового тактового імпульсу JK- тригер 22 переходить у нульовий стан, нульовий стан JK- тригер 21 залишиться незмінним, - в одиничний стан, лічильник 1 переходить у стан a3a2a1a0, лічильник 17-у стан c3c2c1c0, надалі процеси повторюються, тобто почнеться формування третьої серії. При цьому, як тільки відбуватиметься перехід лічильника 17 у нульовий стан, на виході елемента АБО 16 та виході елемента І 16, що приведе до блокування нульового стану лічильників, JK- тригерів і D-тригера 8, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного з переходом другого тригера в одиничний стан, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході формувача генерується одиночна пачка, яка містить три триімпульсних кодових серії імпульсів фіксованої тривалості, рівної періоду тактових імпульсів Т, з програмованим періодом Тс = (a3a2a1a0+1)Т прямування серій в пачці, який визначається значенням a3a2a1a0 і c3c2c1c0; Тс = (a3a2a1a0+c3c2c1c0+1)Т; програмованою тривалістю першої і другої паузи в серії (tП1, tП2) і між серіями (tпс) які визначаються значеннями a3a2a1a0, b3b2b1b0 і: c3c2c1c0: tп1 = (b3b2b1b0-1)Т, tп2 = (a3a2a1a0-2)1, tпc = (c3c2c1c0+1)T. На фіг. 2 приведений граф переходів формувача На фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (верхнє кільце - граф переходів тригера 21, друге кільце - граф переходів тригера 22, третє кільце граф переходів - лічильника 17, ніжне кільце - граф переходів лічильника 1 із загальною вершиною, відповідною нульовому стану тригерів 21, 22 і лічильників 1, 17, а на фіг. 3 - епюри, що ілюструють роботу, для варіанта налагодження a3a2a1a0=1000, b3b2b1b0=0011, c3c2c1c0=0100. На відміну від відомого пристрою формування одиночної пачки, яка містить три триімпульсних кодових серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу зовнішнього кварцового генератора, а також наявність старт/cтопного пристрою розширює область використання і функціональні можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач одиночної пачки, що містить три триімпульсних кодових серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, входи першої групи якого з'єднано з відповідними виходами двійкового лічильника, що має вхід дозволу режиму синхронного паралельного завантаження і входи завантаження даних, вхід дозволу режиму лічби і вхід асинхронної установки у нульовий стан, який відрізняється тим, що введено другий двійковий лічильник, також, як і перший, налагоджений на режим віднімання, зі входами синхронного паралельного завантаження, входом дозволу режиму лічби і входом асинхронної установки у нульовий стан; перший і другий JK-тригери, які містять по два входи J, один з котрих прямий, а другий інверсний, об'єднаних по І, по одному інверсному входу К і входи асинхронної установки у нульовий стан; двійковий сумматор; п'ять інверторів; перший і другий синхронні D-тригери зі входами асинхронної установки у нульовий стан; чотиривходовий елемент АБО-НІ; двовходовий елемент І-НІ; перший, другий і третій двовходові елементи І; перший і другий елементи АБО; ланцюжок, що складається з резистора і конденсатора, при цьому входи другої групи входів компаратора з'єднано з відповідними виходами суматора; входи першої групи входів суматора з'єднано з відповідними входами завантаження першого лічильника, які утворюють входи налагодження формувача на заданий період серій імпульсів; входи другої групи суматора з'єднано з виходами перших чотирьох інверторів, входи яких утворюють входи налагодження формувача на задані паузи між імпульсами в серії; вхід D першого тригера з'єднано з виходом елемента АБО-НІ, перший вхід якого з'єднано з виходом молодшого (нульового) розряду лічильника, другий - з виходом другого розряду, третій - з виходом старшого (третього) розряду; інверсний вихід першого D-тригера і вихід компаратора з'єднано зі входами елемента І-НІ, вихід якого утворює вихід формувача; входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану паузу між серіями імпульсів в пачці; тактові входи лічильників, JK-тригерів і першого D-тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора з'єднано з джерелом живлення, а загальна точка його з'єднана з першими входами першого та другого елементів І і входом D другого D 4 UA 98701 U 5 10 15 тригера, вихід якого з'єднано з першим входом першого елемента АБО, другий вхід якого з'єднано з прямим виходом першого JK- тригера і прямим входом J другого JK- тригера, третій з прямим виходом другого JK-тригера, а четвертий - з виходом переповнення другого лічильника, першим входом другого елемента АБО і входом третього елемента І, вихід якого з'єднано зі входом дозволу завантаження першого D-тригера; інверсний вихід другого JKтригера з'єднано з прямим входом J першого JK-тригера; другий вхід другого елемента АБО з'єднано з виходом переповнення першого лічильника, входом дозволу режиму лічби другого лічильника і входом п'ятого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника і другим входом третього елемента І, вихід якого з'єднано з четвертим входом елемента АБО-НІ; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника і інверсними входами J і К JK -тригерів; вихід першого елемента АБО з'єднано з другим входом другого елемента І, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильників, JK-тригерів і першого D-тригера; тактовий вхід другого D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І з'єднано з виходом компаратора; вихід першого елемента І з'єднано зі входом асинхронної установки у нульовий стан другого D-тригера. 5 UA 98701 U Комп’ютерна верстка Л. Ціхановська Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6