Формувач одиночної симетричної триімпульсної кодової серії з програмованими часовими параметрами

Реферат: Формувач одиночної симетричної триімпульсної кодової серії з програмованими часовими параметрами містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено: синхронний JK-тригер зі входом асинхронної установки у нульовий стан; третій елемент АБО; перший і другий елементи І-НІ; другий інвертор; третій елемент І, при цьому входи другого елемента АБО з'єднано з виходами другого, третього і четвертого розрядів другого лічильника; вихід першого інвертора з'єднано зі входами першого і третього елементів І, входами першого і другого елементів І-НІ; вихід переповнення другого лічильника з'єднано зі входом першого елемента АБО, входом першого елемента І-НІ і входом інвертора, вихід якого з'єднано з другим входом другого елемента І-НІ; вихід першого елемента І-НІ з'єднано зі входом дозволу режиму лічби другого лічильника; вихід другого елемента І-НІ з'єднано зі входом дозволу режиму завантаження другого лічильника, входом третього елемента АБО і входами J i K JK-тригера; вихід JK-тригера з'єднано зі входами першого і третього елементів АБО; вихід третього елемента АБО з'єднано зі входом третього елемента І; вихід третього елемента І утворює вихід формувача; тактові входи JK-тригера з'єднано зі входом формувача; вхід асинхронної установки у нульовий стан JK-тригера з'єднано з виходом другого елемента І. UA 99706 U (54) ФОРМУВАЧ ОДИНОЧНОЇ СИМЕТРИЧНОЇ ТРИІМПУЛЬСНОЇ КОДОВОЇ СЕРІЇ З ПРОГРАМОВАНИМИ ЧАСОВИМИ ПАРАМЕТРАМИ UA 99706 U UA 99706 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування одиночної симетричної триімпульсної кодової серії з програмованими часовими параметрами, що містить два імпульси, програмованої тривалості і програмованої тривалості паузи між імпульсами. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід [Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів. № 30, 1972. Патенти на корисну модель України №№ 55951, 61312, 65818, 71778]. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач одиночної симетричної триімпульсної кодової серії з програмованими часовими параметрами [патент на корисну модель України № 53542 від 11.10.2010], який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача одиночної симетричної трьох імпульсної кодової серії з програмованими часовими параметрами шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач одиночної симетричної триімпульсної кодової серії з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, відповідно до корисної моделі введено: синхронний JK-тригер зі входом асинхронної установки у нульовий стан; третій елемент АБО; перший і другий елементи І-НІ; другий інвертор; третій елемент І, при цьому 1 UA 99706 U 5 10 15 20 25 30 35 40 45 50 55 60 входи другого елемента АБО з'єднано з виходами другого, третього і четвертого розрядів другого лічильника; вихід першого інвертора з'єднано зі входами першого і третього елементів І, входами першого і другого елементів І-НІ; вихід переповнення другого лічильника з'єднано зі входом першого елемента АБО, входом першого елемента І-НІ і входом інвертора, вихід якого з'єднано з другим входом другого елемента І-НІ; вихід першого елемента І-НІ з'єднано зі входом дозволу режиму лічби другого лічильника; вихід другого елемента І-НІ з'єднано зі входом дозволу режиму завантаження другого лічильника, входом третього елемента АБО і входами J i K JK-тригера; вихід JK-тригера з'єднано зі входами першого і третього елементів АБО; вихід третього елемента АБО з'єднано зі входом третього елемента І; вихід третього елемента І утворює вихід формувача; тактові входи JK-тригера з'єднано зі входом формувача; вхід асинхронної установки у нульовий стан JK-тригера з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший 1 і другий 2 реверсивний двійкові лічильники, кожен з яких має який має вхід налагодження на режим підсумовування/віднімання U, вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; синхронної D-тригер 7 і JK-тригер 15 зі входом R асинхронної установки в нульовий стан; перший 3 і другий 11 інвертори; перший 10, другий 4 і третій 14 елементи АБО; перший 12 і другий 13 елементи І-НІ; перший 8, другий 9 і третій 16 елементи І; ланцюжок з послідовно сполучених резистора 5 і конденсатора 6, підключеного до джерела живлення. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан лічильників і JK-тригера. Один зі входів елемента 10 поєднаний з виходом D-тригера 7, другий з виходом переповнення лічильника 2, третій - з виходом JK-тригера і входом елемента 14. Входи елемента 4 з'єднано з виходами другого Q1, третього Q2 і четвертого Q3 розрядів лічильника 2. Вихід переповнення лічильника 1 з'єднано зі входом елементів 3, 12, 13. Вихід переповнення лічильника 2 з'єднано зі входами елементів 10, 11, 12. Вихід елемента 11 з'єднано з другим входом елемента 12. Вихід елемента 12 з'єднано зі входом дозволу режиму лічби лічильника 2. Вихід елемента 13 з'єднано зі входом дозволу режиму завантаження лічильника 2, входом елемента 14 і входами J i K JK-тригера. Вихід елемента 14 з'єднано зі входом елемента 16. Другий вхід елемента 16 з'єднано з виходом інвертора 3 і входом дозволу режиму лічби лічильника 1. Вихід елемента 16 утворює вихід формувача. Входи паралельного завантаження D0-D3 лічильника 1 утворюють входи b0-b3 налагодження формувача на задану тривалість паузи між імпульсами в серії. Входи паралельного завантаження D0-D3 лічильника 2 утворюють входи d0-d3 налагодження формувача на задану тривалість першого і третього імпульсу в серії. Тактові входи JK-тригера і лічильників сполучені між собою, створюючи вхід С формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення функціональних можливостей формувача. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 7 і лічильників 1, 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригер 7 і обоє лічильники переходять в нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів 7 і на виходах переповнювання Р4 лічильників, що веде до формування рівня 0 на виході елемента 10, з'єднаного зі входом елемента 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченні перехідного процесу, 2 UA 99706 U 5 10 15 20 25 30 35 40 45 50 55 60 пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки тригера і лічильників у нульовий стан. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента 10, а отже на вході і виході елемента 9, що забезпечує рівень логічної одиниці на входах R JK-тригера і лічильників знімаючи блокування нульового стану. Одиничне значення сигналів з виходів інверторів формує на виході елемента 13 нульове значення, тобто на входах J і К-тригера 16, готуючи його до переходу в одиничний стан, і на вході дозволу синхронного паралельного завантаження L лічильника 2, готуючи його до прийому інформації зі входів d0-d3, а нульове значення сигналу з виходу елемента АБО 4 надходить на вхід дозволу синхронного паралельного завантаження L лічильника 1, готуючи його до прийому інформації зі входів b0-b3. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається перехід JK-тригера в одиничний стан і паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи D0-D3, у результаті D-тригер переходить у нульовий стан, лічильник 1 переходить у стан B=b3b2b1b0, лічильник 2 переходить у стан D=d3d2d1d0, формування одиничного значення на виході JK-тригера, на виходах переповнення лічильників, на виходах елементів АБО 4, 12, 13, 14 і нульове значення на вході Р0 лічильника 1, що веде до переходу його у режим лічби, лічильник 2 і JK-тригер переходять у режим зберігання. І тоді під час вступу другого тактового імпульсу лічильник 1 переходить у стан В-1, стан лічильника 2, рівний d3d2d1d0, і одиничний стан JK-тригера залишаться незмінними. Під час вступу подальших тактових імпульсів процеси аналогічні, доти, поки зміст лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення і рівень логічної одиниці на виході інвертора 3 (на вході Р0 лічильника 1), рівень логічного 0 на виході елемента 12 (на вході Р0 лічильника 2), у результаті чого лічильник 1 переходить у режим зберігання, а лічильник 2 - у режим лічби. Одиничний стан JK-тригера залишиться незмінним. І тоді під час вступу наступного тактового імпульсу лічильник 2 переходить у стан D-1, нульовий стан лічильника 1 і одиничний стан JK-тригера залишаться незмінними. Під час вступу подальших тактових імпульсів процеси аналогічні, доти, поки зміст лічильника 2 не стане рівним 0001, що забезпечує рівень логічного 0 на виході елемента 4 (на вході Р 0 лічильника 1), у результаті чого лічильник 1 переходить у режим завантаження. З приходом чергового тактового імпульсу лічильник 2 переходить у нульовий стан, лічильник 1 знову переходить у стан В=b3b2b1b0, формуючи одиничне значення на його виході переповнення і на виходах елементів 4, 12, 13, 14, тобто на входах J і К тригера, і нульове значення на вході Р0 лічильника 1, що забезпечує режим лічби лічильника 1 і режим зберігання лічильника 2 і JK- тригера. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 буде зменшуватись, а нульовий стан лічильника 2 і одиничний стан JK-тригера залишаться незмінними, доти, поки зміст лічильника 1 не стане рівним 0, що веде до формування рівня логічного нуля на входах J і К JK-тригера і тоді з приходом наступного тактового імпульсу JKтригер переходить у нульовий стан і паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан В=b3b2b1b0, лічильник 2 переходить у стан D=d3d2d1d0. Надалі процеси повторюються, але тільки доти, поки зміст лічильника 2 не стане рівним 0, що веде к формуванню рівня логічного нуля на виході елемента АБО 10, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану JK-тригера і лічильників, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході переповнення лічильника 1 генерується одиночна серія імпульсів, що містять три імпульси рівної програмованої тривалості і програмованої тривалості паузи між ними. Тривалість імпульсів на виході переповнення лічильника 1 визначається значенням В: tи=ВТ. Тривалість паузи між першим і другим імпульсами визначається значенням D: tп=DT. Тривалість паузи між другим і третім імпульсами на виході переповнення лічильника 1 дорівнює Т, і тоді, відповідно зі схемою формування імпульсів на виході формувача, отримуємо tи1=tи3=DT, tи2=T, tп1=tп2=ВТ. 3 UA 99706 U 5 На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів тригера 15, середнє кільце - граф переходів лічильника 2, нижнє кільце - граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану тригера 11 і лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження В=4, D=7, визначаючого параметри вихідної послідовності імпульсів, тобто тривалість імпульсів в серії tи1=tи3=7Т, tи2=Т, тривалість паузи між імпульсами в серії tп1=tп2=4T. На відміну від відомого пристрою формування симетричної одиночної триімпульсної кодової серії з програмованими часовими параметрами розширює функціональної можливості формувача. 10 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 15 20 25 30 35 40 45 Формувач одиночної симетричної триімпульсної кодової серії з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, який відрізняється тим, що введено: синхронний JKтригер зі входом асинхронної установки у нульовий стан; третій елемент АБО; перший і другий елементи І-НІ; другий інвертор; третій елемент І, при цьому, входи другого елемента АБО з'єднано з виходами другого, третього і четвертого розрядів другого лічильника; вихід першого інвертора з'єднано зі входами першого і третього елементів І, входами першого і другого елементів І-НІ; вихід переповнення другого лічильника з'єднано зі входом першого елемента АБО, входом першого елемента І-НІ і входом інвертора, вихід якого з'єднано з другим входом другого елемента І-НІ; вихід першого елемента І-НІ з'єднано зі входом дозволу режиму лічби другого лічильника; вихід другого елемента І-НІ з'єднано зі входом дозволу режиму завантаження другого лічильника, входом третього елемента АБО і входами J i K JK-тригера; вихід JK-тригера з'єднано зі входами першого і третього елементів АБО; вихід третього елемента АБО з'єднано зі входом третього елемента І; вихід третього елемента І утворює вихід формувача; тактові входи JK-тригера з'єднано зі входом формувача; вхід асинхронної установки у нульовий стан JK-тригера з'єднано з виходом другого елемента І. 4 UA 99706 U 5 UA 99706 U Комп’ютерна верстка М. Мацело Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6