Пристрій для алгебраїчного додавання чисел

Пристрій для алгебраїчного додавання чисел, який містить три регістри зсуву, суматор, вузол підсумовування за модулем два, який містить три елементи І, два елементи АБО і елемент НІ, і вузол запису знака результату, який містить елемент АБО і два елементи І, причому входи розрядів першого регістра зсуву з'єднані з входами першого операнда пристрою, входи розрядів другого регістра зсуву з'єднані з входами другого операнда пристрою, входи керування зсувом першого і другого регістрів зсуву підключені до першого входу синхронізації пристрою, виходи першого і другого регістрів зсуву підключені до відповідних входів вузла підсумовування за модулем два, входи розрядів суматора підключені до входів першого операнда пристрою, перший і другий входи першого елемента І вузла підсумовування за модулем два з'єднані відповідно з першим і другим входами вузла підсумовування за модулем два, а вихід підключений до входу елемента НІ вузла підсумовування за модулем два, вихід якого підключений до перших входів другого і третього елементів І вузла підсумовування за модулем два, другі входи яких з'єднані відповідно з першим і другим входами першого елемента І вузла підсумовування за модулем два, а виходи підключені до входів першого елемента АБО вузла підсумовування за модулем два, вихід якого підключений до інформаційного входу третього регістра зсуву, входи другого елемента АБО вузла підсумовування за модулем два з'єднані з виходами першого і третього елементів І вузла підсумовування за модулем два, а вихід підключений до інформаційного 2 (19) 1 3 Корисна модель відноситься до обчислювальної техніки і може бути застосована в операційних схемах цифрових процесорів логіко - часового типу. Відомий пристрій для послідовного додавання та віднімання чисел [а. с. СРСР № 579613, кл. G 06 F 7/50, 1976], який складається з однорозрядного суматора-віднімача, регістрів зсуву першого і другого доданків, блока корекції, елемента затримки, елементів І і АБО, причому перший і другий входи суматора-віднімача з'єднані з виходами молодших розрядів регістрів зсуву відповідно першого і другого доданків, а вихід суматора-віднімача підключений до входу старшого розряду регістра зсуву першого доданку, регістр зсуву другого доданку містить додатковий розряд, вихід якого підключений до входу старшого розряду цього регістра зсуву, а вхід - до виходу блока корекції, перший, другий і третій входи якого підключені до виходів трьох старших розрядів регістра зсуву першого доданку, четвертий вхід - до виходу першого елемента І, перший вхід якого через елемент затримки підключений до виходу переносу однорозрядного суматора-віднімача, а другий вхід - до шини дозволу переносу, п'ятий вхід блока корекції підключений до першого керуючого входу пристрою, вихід блока корекції підключений також до першого входу елемента АБО, вихід якого з'єднаний з другим і третім старшими розрядами регістра зсуву другого доданку, другий вхід елемента АБО з'єднаний з виходом другого елемента І, перший вхід якого підключений до виходу першого елемента І, а другий вхід - до другого керуючого входу пристрою. Даний пристрій має обмежені функціональні можливості, оскільки викопує тільки операцію додавання - віднімання двійкових чисел без визначення співвідношення між операндами, тобто формування логічних ознак (>, , ) приго і другого елементів І вузла аналізу, установний строю, прямий вихід D -тригера 29 є виходом 35 вхід пристрою підключений до входів скиду першологічної ознаки ( В, або подвоєне значення операнда А, якщо А строю. За другий такт записується другий операнд < В. В зі входу 39 пристрою у регістр зсуву 2 за наявніРізниця |А-В| операндів А і В з виходу 15 вузла стю сигналу запису на вході 43 синхронізації при5 підсумовування за модулем два подається на строю. Запис операндів здійснюється в одиничноінформаційний вхід суматора 3 для формування му позиційному коді. Потім виконується обробка суми операндів А і В у випадку, якщо А В, а одиничний сигнал на виході 18 вузла 5 тина обох операндів, яка з його виходу 15 подапідсумовування за модулем два дозволяє запис ється на інформаційний вхід суматора 3, де знака операнда В, що подається на вхід 23 вузла 6 підсумовується з операндом А, записаним раніше. запису знака, для випадку, коли А В. В результаті D - тригер 28 встановлюється в одиничний стан і на виході 34 логічної ознаки (>) пристрою фіксується одиничний сигнал. На виході елемента І 27 вузла 25 аналізу одиничний сигнал буде присутній в тому випадку, якщо буде відсутній одиничний сигнал на виході 33 ознаки нуля регістра зсуву 4 і присутні одиничні сигнали на вході 31 вузла 25 аналізу і на виході 16 вузла 5 підсумовування за модулем два. А це можливо тільки тоді, коли виконується таке співвідношення між операндами: А < В. В результаті D тригер 29 встановлюється в одиничний стан і на виході 35 логічної ознаки (