Аналізатор алгоритмічних перетворювачів

Аналізатор алгоритмічних перетворювачів, якій має дві групи інформаційних входів, генератор імпульсів, двійковий лічильник, елемент І, елемент НІ, керуючий вхід, вихід наявності даних, шину результату, формувач адреси, мультиплексор, демультиплексор, тригери, причому керуючий вхід з'єднаний з першим входом елемента І, вихід переповнення двійкового лічильника з'єднаний з виходом наявності даних та через елемент НІ з другим входом елемента І, вихід якого з'єднаний з рахунковим входом двійкового лічильника, вихід генератора імпульсів з'єднаний з третім входом елемента І, перша група інформаційних входів з'єднана з інформаційними входами мультиплексора, друга група інформаційних входів з'єднана з U 2 (19) 1 3 входами мультиплексора, друга група інформаційних входів з'єднана з першою групою входів формувача адреси, виходи двійкового лічильника з'єднані з другою групою входів формувача адреси та з адресними входами демультиплексора, виходи формувача адреси з'єднані з адресними входами мультиплексора, вихід мультиплексора з'єднаний з інформаційним входом демультиплексора, виходи якого з'єднані з входами відповідних тригерів. Недоліком відомого пристрою є обмежені функціональні можливості, бо він не дозволяє аналізувати обфускаційні властивості алгоритмічних перетворювачів. В основу корисної моделі поставлено задачу вдосконалити аналізатор алгоритмічних перетворювачів шляхом уведення нового складу елементів, та нової організації взаємозв'язків між ними, забезпечити ширші функціональні можливості при використанні корисної моделі, а саме можливість аналізу обфускаційних властивостей алгоритмічних перетворювачів, та визначення реалізовності заданої підфункції при відповідних перетвореннях вхідних операндів і підрахунок кількості реалізацій. Поставлене завдання вирішується тим, що аналізатор алгоритмічних перетворювачів, якій має дві групи інформаційних входів, генератор імпульсів, двійковий лічильник, елемент І, елемент НІ, керуючий вхід, вихід наявності даних, шину результату, формувач адреси, мультиплексор, демультиплексор, тригери, причому керуючий вхід з'єднаний з першим входом елемента І, вихід переповнення двійкового лічильника з'єднаний з виходом наявності даних та через елемент НІ з другим входом елемента І, вихід якого з'єднаний з рахунковим входом двійкового лічильника, вихід генератора імпульсів з'єднаний з третім входом елемента І, перша група інформаційних входів з'єднана з Інформаційними входами мультиплексора, друга група інформаційних входів з'єднана з першою групою входів формувача адреси, виходи двійкового лічильника з'єднані з другою групою входів формувача адреси та з адресними входами демультиплексора, виходи формувача адреси з'єднані з адресними входами мультиплексора, вихід мультиплексора з'єднаний з інформаційним входом демультиплексора, виходи якого з'єднані з входами відповідних тригерів, згідно з корисною моделлю, має у своєму складі схему порівняння, третю групу інформаційних входів, формувач фронту, другий елемент І, другий двійковий лічильник, причому керуючий вхід через формувач фронту з'єднаний з входами "Скидання" першого двійкового лічильника та тригерів, виходи тригерів з'єднані з першою групою входів схеми порівняння, третя група інформаційних входів з'єднана з другою групою входів схеми порівняння, вихід "Рівні" схеми порівняння з'єднаний з першим входом другого елемента І, вихід наявності даних з'єднаний з другим входом другого елемента І, вихід якого з'єднаний з рахунковим входом другого двійкового лічильника, виходи другого двійкового лічильника з'єднані з шиною результату. На Фіг.1 представлена функціональна схема аналізатора алгоритмічних перетворювачів. Аналізатор алгоритмічних перетворювачів міс 16331 4 тить дві групи інформаційних входів 1 і 2, формувач адреси 3, двійковий лічильник 4, елемент І 5, керуючий вхід 6, елемент НІ 7, вихід наявності даних 8, мультиплексор 9, демультиплексор 10, тригери 11, шину результату 12, генератор імпульсів 13, третю групу інформаційних входів 14, формувач фронту 15, другий елемент І 16, другий двійковий лічильник 17, схему порівняння 18. Керуючий вхід 6 з'єднаний з першим входом елемента І 5, вихід переповнення двійкового лічильника 4 з'єднаний з виходом наявності даних 8 та через елемент №7 з другим входом елемента І 5, вихід якого з'єднаний з рахунковим входом двійкового лічильника 4, вихід генератора імпульсів 13 з'єднаний з третім входом елемента І 5, перша група інформаційних входів 1 з'єднана з інформаційними входами мультиплексора 9, друга група інформаційних входів 2 з'єднана з першою групою входів формувача адреси 3, виходи двійкового лічильника 4 з'єднані з другою групою входів формувача адреси 3 та з адресними входами демультиплексора 10, виходи формувача адреси 3 з'єднані з адресними входами мультиплексора 9, вихід мультиплексора 9 з'єднаний з інформаційним входом демультиплексора 10, виходи якого з'єднані з входами відповідних тригерів 11, виходи тригерів 11 з'єднані з шиною результату 12, керуючий вхід 6 з'єднаний через формувач фронту 15 з входами "Скидання" першого двійкового лічильника 4 та тригерів 11, виходи тригерів 11 з'єднані з першою групою входів схеми порівняння 18, третя група інформаційних входів 14 з'єднана з другою групою входів схеми порівняння 18, вихід "Рівні" схеми порівняння 18 з'єднаний з першим входом другого елемента І 16, вихід наявності даних 8 з'єднаний з другим входом другого елемента І 16, вихід якого з'єднаний з рахунковим входом другого двійкового лічильника 17, виходи другого двійкового лічильника 17 з'єднані з шиною результату 12. Працює аналізатор алгоритмічних перетворювачів таким чином. Пристрій призначений для аналізу обфускаційних властивостей алгоритмічних перетворювачів, а саме - визначення реалізовності заданої підфункції при відповідних перетвореннях вхідних операндів, та підрахунок кількості реалізацій. При описі роботи пристрою використані наступні позначення: n - загальна кількість вхідних змінних, s - кількість настроювальних змінних, Χ={x1,..., хn} - множина вхідних змінних, F(x1, х2,..., хn) - логічна функція, що описує алгоритм роботи алгоритмічного перетворювача. Перетворенням вхідних операндів називається заміна деяких змінних на значення із множини Н={0,1, x1, х2,..., хn}. Підчас настройки логічна функція перетворюється у підфункцію від меншої кількості змінних. На інформаційні входи 1 (далі на інформаційні входи мультиплексора 9) подаються значення логічної функції на відповідних двійкових наборах. На інформаційні входи 2 подаються фіксовані значення настроювальних сигналів. На третю групу інформаційних входів 3 подаються значення заданої підфункції. Після подачі сигналу "1" на керуючий вхід 6 на 5 16331 виході формувача фронту 15 формується імпульс, який поступає на входи "Скидання" першого двійкового лічильника 4 та тригери 11 і переводить їх у стан "0". Сигнал "1" на керуючому вході 6 відкриває елемент І 5 і імпульси з виходу генератора 13 проходять через елемент І 5 на рахунковій вхід двійкового лічильника 4. Формувач адреси З об'єднує настроювальні сигнали та сигнали з виходів двійкового лічильника 4 і таким чином формує адресні сигнали мультиплексора 9. Мультиплексор 9 згідно з адресою формує на своєму виході значення логічної функції на відповідному наборі, яке через демультиплексор 10 записується у відповідний тригер 11. По закінченню процесу перебору значень двійкових наборів, про що свідчить сигнал "1" на виході 8 наявності даних, на виходах тригерів 11 сформовані значення підфункцІЇ на відповідних двійкових наборах. Схема порівняння 18 формує сигнал "1" на виході "Рівні", якщо значення Комп’ютерна верстка А. Крулевський 6 заданої підфункції співпадають з функцією, що отримана в результаті перетворення логічної функції F. Цей сигнал після закінчення процесу формування підфункції (про що свідчить сигнал "1" на виході 8) через елемент І 16 проходить на рахунковий вхід другого двійкового лічильника 16, додаючи його стану одиницю. Цей процес виконується для заданої множини перетворень, що послідовно подаються на входи 1. Для кожного виду перетворень вказаний вище процес виконується аналогічно. Після закінчення розгляду усіх видів перетворень у другому двійковому лічильнику 17 сформоване значення, яке вказує на кількість реалізацій заданої функції. Пристрій може бути використаний для автоматизації процесу аналізу алгоритмічних перетворювачів, а також для апаратної реалізації відповідної макрокоманди. Підписне Тираж 26 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601