Пристрій для аналого-цифрового перетворення

Пристрій для аналого-цифрового перетворення, який містить аналого-цифровий перетворювач, вхід якого під'єднаний до вхідної шини, тактовий вхід - до тактової шини, а вихід - до вихідної шини, блок керування та постійний запам'ятовуючий пристрій, блок керування, вихідну шину, який відрізняється тим, що введено буферний регістр, входи якого з'єднані з виходами аналогоцифрового пристрою, а вихід - з першими адресними входами постійного запам'ятовуючого при 3 35500 дами аналого-цифрового перетворювача, опорний вхід блоку зміни координати положення з'єднаний з шиною опорної напруги, сам блок зміни координати положення виконаний на підсумовуючому підсилювачі і трьох ключах, виходи яких з'єднані відповідно з першим, другим і третім входами підсумовуючого підсилювача, четвертий вхід якого є інформаційним входом блоку керування, групою керуючих входів якого є керуючі входи відповідно першого, другого і третього ключів, інформаційні входи яких об'єднані і є опорним входом блоку, а його виходом є вихід підсумовуючого підсилювача, блок керування виконаний на двох постійних запам'ятовуючи х пристроях і регістрі пам'яті, перша і друга гр упи інформаційних входів якого з'єднані з відповідними виходами першої і другої гр упи виходів першого постійного запам'ятовувального пристрою, і перша група виходів є першими виходами блоку, другими виходами якого є третя гр упа виходів першого постійного запам'ятовувального пристрою, перша група входів якого з'єднана з відповідними виходами регістра пам'яті, а друга група входів - з відповідними виходами другого постійного запам'ятовуючого пристрою, входи якого є інформаційними входами блоку керування, тактовим входом якого є вхід синхронізації регістра пам'яті [Патент SU №1425828, М. кл. А1 - Н03М 1/18]. Недоліками даного пристрою є низька точність перетворення, обумовлена тим, що при аналогоцифровому перетворені не враховується крутість змінювання вхідного сигналу, що призводить до збільшення динамічної похибки АЦП. В основу корисної моделі поставлено задачу створення пристрою для аналого-цифрового перетворення, в якому за рахунок введення нових блоків та зв'язків підвищується точність перетворення шляхом коригування результатів аналогоцифрового перетворення. Поставлена задача досягається тим, що в пристрій для аналого-цифрового перетворення, який містить аналого-цифровий перетворювач, тактовий вхід якого є відповідно тактовою шиною, блок керування, вихідну шину та постійний запам'ятовувальний пристрій, введені буферний регістр, ци фровий диференціатор, цифровий суматор, а блок керування виконаний на двійковому лічильнику, постійному запам'я товувальному пристрої та цифровому суматорі, буферний регістр, входи якого з'єднані з виходами аналогоцифрового пристрою, а вихід з першими адресними входами постійного запам'ятовуючого пристрою, цифровий диференціатор, входи якого також з'єднані з виходами аналого-цифрового перетворювача, а виходи з другими адресними входами постійного запам'ятовуючого пристрою, блок керування містить двійковий лічильник, постійний запам'ятовувальний пристрій та цифровий суматор, лічильний вхід двійкового лічильника з'єднаний з тактовою шиною, а виходи - з адресними входами постійного запам'ятовуючого пристрою блоку керування, його виходи з'єднані з другими входами цифрового суматора блоку керування, а перші входи якого з'єднані з виходами аналого-цифрового перетворювача, виходи 4 цифрового суматора блоку керування з'єднані з входами постійного запам'ятовуючого пристрою, перші входи цифрового суматора з'єднані з виходами буферного регістра, другі входи з'єднані з виходами постійного запам'ятовуючого пристрою, а вихід цифрового суматора з'єднаний з вихідною шиною, що дає при однаковій кількості розрядів пристрою для аналого-цифрового перетворення, який пропонується і прототипу підвищення точності шля хом коригування результатів аналогоцифрового перетворення. На кресленні наведена структурна електрична схема пристрою для аналого-цифрового перетворення. Пристрій містить вхідну шину 1, Uвх, тактову шину 2 (ТІ), аналого-цифровий перетворювач 3 (АЦП), буферний регістр 4 (БР), цифровий диференціатор 5 (ЦД), блок керування (БК) 6, який виконаний на двійковому лічильнику 7, першому постійному запам'ятовувальному пристрої 8 (ПЗП) та першому цифровому суматорі 9 (ЦС), другий постійний запам'я товувальний пристрій 10 (ПЗП), другий цифровий суматор 11 (ЦС), вихідну шину 12 yс(іТs), причому АЦП 3 під'єднаний до вхідної шини 1, а його тактовий вхід під'єднаний до ТІ 2, до виходів АЦП 3, під'єднані: БР 4, ЦД 5, першій вхід першого ЦС 9 блока керування 6, в свою чергу виходи БР 4 з'єднані з першими адресними входами другого ПЗП 10 та першим входом другого ЦС 11, виходи ЦД 5 з'єднані з другими адресними входами другого ПЗП 10, виходи другого ПЗП 10, з'єднані з другими входами другого ЦС 11, вхід двійкового лічильника 7 блока керування 6 з'єднаний з ТІ 2, а виходи двійкового лічильника 7 з'єднані з входами першого ПЗП 8, ви ходи якого з'єднані з другими входами першого ЦС 9 блока керування 6, виходи першого ЦС 9 з'єднанні з входами даних другого ПЗП 10. Пристрій для аналого-цифрового перетворення працює наступним чином. В режимі калібрування встановлюється сигнал "запис" на керувальному вході другого ПЗП 10. На вхідн у шин у 1 надходить синусоїдальний тактовий сигнал, АЦП 3 перетворює його в цифрову форму, використовуючи стробуючі імпульси, які надходить на відповідний вхід АЦП 3 з тактової шини 2. Отриманий сигнал надходить через БР 4 на перші адресні входи другого ПЗП 10, створюючи першу частину адреси комірки коригувальної похибки Δу (іТs), БР 4 використовується в якості елемента затримки, яка відповідає затримці ЦД 5. Це необхідно для одночасного надходження сигналів на обидва адресні входи другого ПЗП 10. Також сигнал з виходу АЦП 3 надходить на вхід ЦД 5, який створює код крутості вхідного сигналу, що є другою частиною адреси коригувальної похибки і надходить на другі адресні входи другого ПЗП 10. Крім того вихідний код АЦП 3 надходить на першу шину першого ЦС 9. З тактової шини ТІ 2 стробувальні імпульси надходять також на лічильний вхід двійкового лічильника 7, який формує код адреси зразкового цифрового синусоїдального сигналу, записаного в першому ПЗП 8. Цифрові еквіваленти синусоїдального сигналу з виходу першого ПЗП 8 подаються на другу шину першого ЦС 9, який 5 35500 формує на ви ході код коригувальної похибки Δу (іТs), яка в свою чергу записується за адресою сформованою сигналами з БР 4 і ЦД 5. Калібрування виконується у всіх точках (дискретах) цифрового синусоїдального сигналу записаного в першому ПЗП 8. Др угий ЦС 11 в режимі калібрування не функціонує, тому що другий ПЗП 10 працює в режимі запису і на його вихідній шині встановлено третій високоімпедансний стан. В робочому режимі встановлюється сигнал "читання" на керувальному вході другого ПЗП 10, тому ви хідний сигнал з першого ЦС 9 заблокований. На вхідну шину 1 надходить сигнал, який перетворюється в цифровий код на виході АЦП 3. Комп’ютерна в ерстка А. Крулевський 6 Вихідний код надходить на БР 4, який зберігається на час затримки в ЦД 5. Вихідні коди БР 4 та ЦД 5 утворюють адресу вибірки сигналу похибки Δy[y(iTs); у'(iТs)], який надходить на другий вхід другого ЦС 11. На перший вхід другого ЦС 11 надходить сигнал БР 4. Скоригований результат ус (iTs)=y(iTs)-Δy[y(iTs); у'(iТs)] формується на виході другого ЦС 11. Таким чином пристрій для аналогоцифрового перетворення дає можливість збільшити точність за рахунок врахування динамічної похибки, яка враховує як інерційність АЦП, так і крутість вхідного сигналу. Підписне Тираж 28 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601