Пристрій аналого-цифрового перетворення у форматі 3u

1. Пристрій аналого-цифрового перетворення у форматі 3U, до складу якого входять аналогові сигнальні входи, ланцюги узгодження та підсилення, вхід зовнішньої синхронізації, внутрішній тактовий генератор, комутатор тактових сигналів (з внутрішнього тактового генератора та входу зовнішньої синхронізації), аналогово-цифровий перетворювач (АЦП), модулі оперативної пам'яті, цифрові входи, вхідний цифровий буфер, програмована логічна інтегральна схема (ПЛІС), в якій містяться модуль цифрової обробки сигналів, контролер передачі даних на інтерфейсну шину, модуль керування пам'яттю, модуль формування сигналів синхронізації та керування, при цьому аналогові сигнальні входи підключені через ланцюги узгодження та підсилення до аналогових входів АЦП, вхід зовнішньої синхронізації та ви хід внутрішнього тактового генератора підключені до відповідних входів комутатора тактових сигналів, цифрові входи пристрою є входами вхідного цифрового буфера, шини даних модулів оперативної пам'яті підключені через модуль керування пам'яттю до виходів модуля цифрової обробки сигналів та до відповідних входів контролера передачі даних на інтерфейсну шину, ви ходи якого підключені до інтерфейсної шини, який відрізняється тим, що до складу ПЛІС пристрою додатково введені модуль перетворення послідовного коду у паралельний, модуль комутації сигналів, при цьому як АЦП застосовується багатоканальна мікросхема АЦП (4 або 8 аналого-цифрових перетворювачів розрядністю 12 чи 14 розрядів в одному корпусі 2 (19) 1 3 35175 4 3. Пристрій аналого-цифрового перетворення у передачі даних на інтерфейсну шину, ви хід модуформаті 3U за п. 1, який відрізняється тим, що як ля керування цифровими виходами підключений інтерфейсна шина використовується шина до входу ви хідного цифрового буфера, вихід якого CompactPCI Express. підключений до цифрових ви ходів, входи світлоді4. Пристрій аналого-цифрового перетворення у одів підключені до четвертого виходу модуля фоформаті 3U за пп. 1-3, який відрізняється тим, що рмування сигналів синхронізації та керування до складу ПЛІС додатково введено модуль при(входить до складу ПЛІС). ймально-передавальний стандарту RS232, а до 6. Пристрій аналого-цифрового перетворення у складу пристрою - входи і виходи рознімання форматі 3U за пп. 1-5, який відрізняється тим, що RS232 та перетворювач електричних сигналів як АЦП застосовується багатоканальна мікросхеRS232/LVTTL, при цьому входи рознімання RS232 ма АЦП у складі 4 аналого-цифрових перетворюпідключені до перших входів перетворювача елеквачів в одному корпусі мікросхеми, при цьому кільтричних сигналів RS232/LVTTL, ви хід якого підкість аналогових сигнальних входів пристрою ключений до першого входу модуля приймальнодорівнює 4. передавального стандарту RS232 (входить до 7. Пристрій аналого-цифрового перетворення у складу ПЛІС), перший вихід якого підключений до форматі 3U за пп. 1-5, який відрізняється тим, що третього входу контролера передачі даних на іняк АЦП застосовується багатоканальна мікросхетерфейсну шину, третій ви хід якого підключений ма АЦП у складі 8 аналого-цифрових перетворюдо другого входу модуля приймальновачів в одному корпусі мікросхеми, при цьому кільпередавального стандарту RS232 (входить до кість аналогових сигнальних входів пристрою складу ПЛІС), другий вихід якого підключений до дорівнює 8. другого входу перетворювача електричних сигна8. Пристрій аналого-цифрового перетворення у лів RS232/LVTTL, другі ви ходи якого з'єднані з форматі 3U за пп. 1-7, який відрізняється тим, що виходами рознімання RS232. пристрій має цифровий вхід "RESET", при подачі 5. Пристрій аналого-цифрового перетворення у на який сигналу заданого рівня пристрій перехоформаті 3U за пп. 1-4, який відрізняється тим, що дить у початковий стан, при цьому контролер педо складу ПЛІС додатково введено модуль керуредачі даних на інтерфейсну шину свого стану не вання цифровими виходами, а до складу призмінює. строю - вихідний цифровий буфер, цифрові ви хо9. Пристрій аналого-цифрового перетворення у ди та світлодіоди, при цьому перший вхід модуля форматі 3U за п. 8, який відрізняється тим, що керування цифровими виходами підключений до цифровий вхід "RESET" буферизований, тобто не першого виходу модуля формування сигналів синмає прямого електричного з'єднання між відповідхронізації та керування (входить до складу ПЛІС), ним контактом рознімання й контактом мікросхеми а другий вхід - до четвертого виходу контролера ПЛІС. Корисна модель відноситься до галузі радіотехніки, зокрема, до пристроїв аналого-цифрового перетворення, що мають габаритні розміри формату 3U з інтерфейсом CompactPCI та CompactPCI Express, і може бути використана для цифрової обробки сигналів в системах радіолокації, зв'язку, тощо. Відомі пристрої аналого-цифрового перетворення (АЦП) для шини CompactPCI (СРСІ) та РХІ у форматі 3U: МХ.3131 німецької фірми Spectrum Systementwicklung Microelectronic Gmbh [1], MIC-3714 ізраїльської фірми І.С.Р.С. [2], CPCI-DAS4020/12 американської фірми Measurement Computing Corporation [3]. До складу цих пристроїв входять чотири аналогові сигнальні входи, ланцюги узгодження та підсилення, чотири 12-бітні мікросхеми АЦП, модуль управління пам'яттю й суміщений з ним модуль управління АЦП, модулі оперативної пам'яті, контролер передачі даних на інтерфейсну шину, вхід зовнішньої синхронізації, комутатор тактових сигналів (з внутрішнього тактового генератора та входу зовнішньої синхронізації), внутрішній тактовий генератор, модуль формування сигналів синхронізації, цифрові входи, при цьому аналогові сигнальні входи підключені через ланцюги узгодження та підсилення до аналогових входів 12 бітних мікросхем АЦП, цифрові виходи АЦП підключені через модуль управління пам'яттю й суміщений з ним модуль управління АЦП до шини даних модулів оперативної пам'яті та до відповідних входів контролера передачі даних на інтерфейсну шин у, вхід зовнішньої синхронізації та вихід вн утрішнього тактового генератора підключені до відповідних входів комутатора тактових сигналів (з внутрішнього тактового генератора та входу зовнішньої синхронізації). Зазначені пристрої АЦП дозволяють здійснювати аналого-цифрове перетворення сигналів синхронно у часі по чотирьох паралельних каналах, записувати отримані відліки АЦП у модулі оперативної пам'яті та передавати їх через інтерфейсну шину СРСІ на подальші пристрої цифрової обробки сигналів. До недоліків відомих пристроїв АЦП МХ.3131 [1], МІС-3714 [2] та СРСІ-DAS4020/12 [3] слід віднести відсутність у їхньому складі модуля програмованої логічної інтегральної схеми (ПЛІС), в якому можна було б здійснювати цифрову обробку сигналів, зокрема їх децимацію (проріджування у часі), цифрову фільтрацію, цифрову корекцію характеристик приймальних каналів, цифрове формування квадратурних складових сигналів тощо. Крім того, виконання АЦП у вигляді окремої мікросхеми на кожен канал перетворення призводить 5 35175 6 до надмірного теплового розсіювання ними потужретворення надто ускладнює розведення електриності та додаткового споживання електричної енечних сигнальних ліній на друкованій платі, ргії пристроєм. Застосування в АЦП паралельної спонукає виготовляти її з великою кількістю друко12-бітної шини для видачі результатів аналогованих шарів. Крім того, паралельна вихідна шина цифрового перетворення надто ускладнює розвеАЦП породжує додатковий джиттер тактових сигдення електричних сигнальних ліній на друкованій налів за рахунок погіршення електромагнітної суплаті, спонукає виготовляти її з великою кількістю місності модулів, що застосовуються у пристрої, друкованих шарів. Крім того, паралельна вихідна через випромінювання завад паралельними шишина АЦП породжує додатковий джиттер тактових нами з виходів АЦП, що виконують роль своєрідсигналів за рахунок погіршення електромагнітної них антен та погіршують імпеданс ліній розповсюсумісності модулів, що застосовуються у пристрої, дження сигналів. Застосування в якості через випромінювання завад 12-бітними паралеоперативної пам'яті мікросхем статичної пам'яті льними шинами з виходів АЦП, що виконують роль ZBT SRAM обмежує максимальний об'єм записусвоєрідних антен та погіршують імпеданс ліній ваної інформації через відсутність відповідних розповсюдження сигналів. Останні з недоліків, мікросхем з ємністю 1 Гігабайт та більше і призвозокрема, обмежують частоту дискретизації сигнадить до подорожчання пристрою. лів у пристроях величиною 20МГц [3], 25 [1] та В основу корисної моделі покладене завдання 30МГц [2]. підвищення основних технічних характеристик Найбільш близьким технічним рішенням до пристрою АЦП. заявленої корисної моделі, є пристрій аналогоОчікуваний технічний результат від заявленої цифрового перетворення (АЦП) для шини Comкорисної моделі полягає у забезпеченні можливосpactPCI (СРСІ) у форматі 3U російської фірми ті багаторозрядного (12-біт і більше) оцифровуScan Engineering Telecom (м. Воронеж) XDSP-3MC вання паралельно до 8 каналів надходження ана[4], до складу якого входять аналогові сигнальні логових сигналів, здійснення попередньої входи, ланцюги узгодження та підсилення, вхід цифрової обробки сигналів, що формуються однозовнішньої синхронізації, внутрішній тактовий гечасно по всім паралельним каналам АЦП (максинератор, комутатор тактових сигналів (з внутрішмум - восьми), зменшення джиттеру за рахунок нього тактового генератора та входу зовнішньої поліпшення електромагнітної сумісності модулів, синхронізації), АЦП, модулі оперативної пам'яті, що застосовуються у пристрої, збільшення об'єму цифрові входи, вхідний цифровий буфер, програта здешевлення вартості оперативної пам'яті за мована логічна інтегральна схема (ПЛІС), в якій рахунок застосування мікросхем динамічної пам'я містяться модуль цифрової обробки сигналів, конті. тролер передачі даних на інтерфейсну шину, моСуть нововведень до корисної моделі полягає дуль управління пам'яттю, модуль формування у тому, що до складу ПЛІС пристрою додатково сигналів синхронізації та управління, при цьому введені модуль перетворення послідовного коду у аналогові сигнальні входи підключені через ланпаралельний, модуль комутації сигналів, при цьоцюги узгодження та підсилення до аналогових му на відміну від прототипу в якості АЦП застосовходів АЦП, вхід зовнішньої синхронізації та ви хід вується багатоканальна мікросхема АЦП (4 або 8 внутрішнього тактового генератора підключені до аналого-цифрових перетворювачів розрядністю 12 відповідних входів комутатора тактових сигналів, чи 14 розрядів в одному корпусі мікросхеми), моцифрові входи пристрою є входами вхідного цифдулі оперативної пам'яті виконуються на основі рового буферу, шини даних модулів оперативної мікросхем динамічної оперативної пам'яті, модуль пам'яті підключені через модуль управління пауправління пам'яттю, що входить до складу ПЛІС, м'яттю до виходів модуля цифрової обробки сигдодатково виконує функції регенерації даних, заналів та до відповідних входів контролера передаписаних у модулі оперативної пам'яті, для чого до чі даних на інтерфейсну шину, виходи якого його складу додатково введені модулі керування підключені до інтерфейсної шини. мікросхемами динамічної пам'я ті (по одному на Пристрій АЦП, обраний за прототип, дозволяє кожну мікросхему пам'яті), передача результатів здійснювати аналого-цифрове перетворення сиганалого-цифрового перетворення у модуль цифналів синхронно у часі по паралельних каналах, рової обробки сигналів, що входить до складу записувати отримані відліки АЦП у модулі операПЛІС, виконується за допомогою послідовних дитивної пам'яті, здійснювати за необхідності попеференціальних інтерфейсів (по одній диференціаредню цифрову обробку сигналів, зокрема децильній парі ліній на канал АЦП), які підключені до мацію (проріджування у часі), цифрову відповідних входів модуля перетворення послідофільтрацію, цифрову корекцію характеристик привного коду у паралельний (входить до складу ймальних каналів, цифрове формування квадраПЛІС), виходи модуля перетворення послідовного турних складових сигналів, та передавати резулькоду у паралельний підключені до першої групи тати цифрової обробки через шину СРСІ на входів модуля комутації сигналів (входить до подальші пристрої цифрової обробки сигналів. складу ПЛІС), друга гр упа входів якого підключена До недоліків пристрою-прототипу слід віднести до виходів вхідного цифрового буфера, третій вивиконання АЦП у вигляді окремої мікросхеми на хід модуля комутації сигналів підключений до викожен канал перетворення, що призводить до ходу переключення режимів "Вибір режиму" контнадмірного теплового розсіювання ними потужносролера передачі даних на інтерфейсну шину, ті та додаткового споживання електричної енергії виходи модуля комутації сигналів підключені до пристроєм. Застосування в АЦП паралельної шивходів модуля цифрової обробки сигналів, вихід ни для видачі результатів аналого-цифрового пекомутатора тактових сигналів підключений до мо 7 35175 8 дуля формування сигналів синхронізації та управ9.1 - Модуль перетворення послідовного коду ління (входить до складу ПЛІС), першій вихід якого у паралельний; підключений до тактового входу АЦП, а др угий 9.2 - Модуль комутації сигналів; вихід - до тактового входу модуля цифрової обро9.3 - Модуль цифрової обробки сигналів; бки сигналів, треті виходи модуля формування 9.4 - Модуль формування сигналів синхронізасигналів синхронізації та управління підключені до ції та управління; перших управляючих входів модуля управління 9.5 - Контролер передачі даних на інтерфейспам'яттю, четверті ви ходи модуля формування ну шину; сигналів синхронізації та управління підключені до 9.6 - Модуль управління пам'яттю; други хвходів контролера передачі даних на ін9.6.1 - Модуль керування мікросхемою динамітерфейсну шину, другий ви хід якого підключений чної пам'яті №1; до входу вибору алгоритму модуля ци фрової об9.6.2 - Модуль керування мікросхемою динаміробки сигналів. чної пам'яті №2; Залежно від обраного варіанту виконання в 9.6.3 - Модуль керування мікросхемою динаміякості інтерфейсної шини може використовуватись чної пам'яті №3; шина CompactPCI або CompactPCI Express. 9.6.4 - Модуль керування мікросхемою динаміВ якості АЦП застосовують багатоканальну мічної пам'яті №4; кросхему АЦП у складі 4 або 8 аналого-цифрових 10 - Інтерфейсна шина; перетворювачів в одному корпусі мікросхеми, при 11.1 - Модуль оперативної пам'яті RAM1 ; цьому кількість аналогових сигнальних входів при11.2 - Модуль оперативної пам'яті RAM2 ; строю дорівнює 4 (або відповідно 8). 11.3 - Модуль оперативної пам'яті RAM3 ; Порівняльний аналіз технічного рішення, яке 11.4 - Модуль оперативної пам'яті RAM4 . заявляється, із прототипом, дозволяє зробити виПристрій аналого-цифрового перетворення у сновок, що заявлений пристрій аналого-цифрового форматі 3U, що наведено на Фіг.1, містить аналоперетворення у форматі 3U, суттєво відрізняється гові сигнальні входи 3.1 - 3.К, ланцюги узгодження тим, що у ньому, на відміну від прототипу, викорита підсилення 4.1 - 4.К, вхід зовнішньої синхроністано нові технічні рішення для реалізації АЦП зації 6, внутрішній тактовий генератор 7, комута(застосована одна багатоканальна мікросхема тор тактових сигналів 8 (з внутрішнього тактового АЦП на всі 4 і більше каналів надходження аналогенератора 7 та входу зовнішньої синхронізації 6), гових сигналів замість окремих мікросхем на кожен АЦП 5, модулі оперативної пам'яті 11.1-11.4, цифз каналів, як це було у прототипі), паралельні інрові входи 1 (AddІnO ... AddІn23, RESET), вхідний терфейси передачі результатів оцифровування з цифровий буфер 2, програмовану логічну інтегравиходів окремих мікросхем АЦП на ПЛІС замінені льну схему (ПЛІС) 9, в якій містяться модуль цифна послідовні диференціальні інтерфейси (по одрової обробки сигналів 9.3, контролер передачі ній диференціальній парі ліній на канал АЦП), що даних на інтерфейсну шину 9.5, модуль управліндозволило поліпшити електромагнітну сумісність ня пам'яттю 9.6, модуль формування сигналів синелементів пристрою, спростити розведення друкохронізації та управління 9А, при цьому аналогові ваної плати та зменшити явище джиттера. Крім сигнальні входи 3.1 - 3.К підключені через ланцюги того, виконання обох банків оперативної пам'яті на узгодження та підсилення 4.1 - 4.К до аналогових основі мікросхем динамічної оперативної пам'яті входів АЦП 5, вхід зовнішньої синхронізації 6 та дозволило знизити вартість оперативної пам'яті, вихід вн утрішнього тактового генератора 7 підклюсуттєво збільшити її об'єм. чені до відповідних входів комутатора тактових Таким чином, пристрій аналого-цифрового песигналів 8, цифрові входи 1 пристрою є входами ретворення у форматі 3U, який заявляється, відвхідного цифрового буфер у 2, шини даних модулів повідає критерію "новизна" корисної моделі. оперативної пам'яті 11.1 -11.4 підключені через Суть корисної моделі пояснюється за допомомодуль управління пам'яттю 9.6 до ви ходів модуля гою креслень, де на Фіг.1 представлена структурна цифрової обробки сигналів 9.3 та до відповідних схема основного варіанту реалізації пристрою входів контролера передачі даних на інтерфейсну аналого-цифрового перетворення, який заявляшину 9.5, виходи якого підключені до інтерфейсної ється. На Фіг.2 представлено зовнішній вигляд шини 10, який відрізняється тим, що до складу конкретного приладу реалізації заявляємої корисПЛІС 9 пристрою додатково введені модуль переної моделі (лицевий бік плати пристрою), виконатворення послідовного коду у паралельний 9.1, ного фірмою-заявником, а на Фіг.3 - зворотній бік модуль комутації сигналів 9.2, при цьому на відміреалізованої плати пристрою, наведеної на Фіг.2. ну від прототипу в якості АЦП 5 застосовується Цифрами на Фіг.1 позначені: багатоканальна мікросхема АЦП (4 або 8 аналого1 - Цифрові входи AddІn0 ... AddІn23, RESET; цифрових перетворювачів розрядністю 12 чи 14 2 - Вхідний цифровий буфер; розрядів в одному корпусі мікросхеми), модулі 3.1 - 3.К - Аналогові сигнальні входи, де К - кіоперативної пам'яті 11.1 - 11.4 виконуються на лькість каналів АЦП в одній мікросхемі (К=4(8)); основі мікросхем динамічної оперативної пам'яті, 4.1 - 4.К - Ланцюги узгодження та підсилення, модуль управління пам'яттю 9.6, що входить до де К - кількість каналів АЦП в одній мікросхемі; складу ПЛІС 9, додатково виконує функції регене5 - Аналого-цифровий перетворювач; рації даних, записаних у модулі оперативної па6 - Вхід зовнішньої синхронізації; м'яті 11.1 - 11.4, для чого до його складу додатко7 - Внутрішній тактовий генератор; во введені модулі керування мікросхемами 8 - Комутатор тактових сигналів; динамічної пам'яті 9.6.1 -9.6.4 (по одному на кожну 9 - ПЛІС; мікросхему пам'яті), передача результатів анало 9 35175 10 го-цифрового перетворення у модуль цифрової далі через ланцюги узгодження та підсилення 4.1 обробки сигналів 9.3, що входить до складу ПЛІС 4.К - на відповідні аналогові входи АЦП 5. Такту9, виконується за допомогою послідовних диферевання АЦП 5 здійснюють за допомогою сигналів нціальних інтерфейсів (по одній диференціальній управління АЦП, які надходять на тактові входи парі ліній на канал АЦП 5), які підключені до відпоАЦП 5 з відповідного виходу модуля формування відних входів модуля перетворення послідовного сигналів синхронізації та управління 9.4. коду у паралельний 9.1 (входить до складу ПЛІС Результати аналого-цифрового перетворення 9), виходи модуля перетворення послідовного конапруг сигналів з ви ходів АЦП 5 передають за доду у паралельний 9.1 підключені до першої групи помогою послідовних диференціальних інтерфейвходів модуля комутації сигналів 9.2 (входить до сів (по одній диференціальній парі ліній на кожен з складу ПЛІС 9), друга група входів якого підключеК каналів АЦП 5 на вхід модуля перетворення пона до виходів вхідного цифрового буфера 2, третій слідовного коду у паралельний 9.1 (входить до вихід модуля комутації сигналів 9.2 підключений складу ПЛІС 9). Далі цифрові відліки напруг сигнадо виходу переключення режимів "Вибір режиму" лів у паралельному коді поступають на першу груконтролера передачі даних на інтерфейсну шину пу входів модуля ци фрової обробки сигналів 9.3. 9.5, виходи модуля комутації сигналів 9.2 підклюПо другій групі входів на модуль обробки сигчені до входів модуля цифрової обробки сигналів налів 9.3 поступають з модуля формування сигна9.3, вихід комутатора тактових сигналів 8 підклюлів синхронізації та управління 9.4 коди управління чений до модуля формування сигналів синхроніта необхідні тактові сигнали. зації та управління 9.4 (входить до складу ПЛІС 9), Результати обробки сигналів у модулі цифропершій вихід якого підключений до тактового входу вої обробки сигналів 9.3 з його виходу поступають АЦП 5, а другий вихід - до тактового входу модуля через модуль управління пам'яттю 9.6 (входить до цифрової обробки сигналів 9.3, треті виходи модускладу ПЛІС 9) на шину даних модулів оперативля формування сигналів синхронізації та управлінної пам'яті 11.1 - 11.4. Запис даних здійснюють в ня 9.4 підключені до перших управляючих входів одну з пар банків пам'яті 11.1 -11.4, тоді як з іншої модуля управління пам'яттю 9.6, четверті виходи пари банків записані раніше дані зчитують через модуля формування сигналів синхронізації та відповідні модулі керування мікросхемами динаміуправління 9.4 підключені до других входів контчної пам'яті 9.6.1 -9.6.4 у складі модуля управління ролера передачі даних на інтерфейсну шину 9.5, пам'яттю 9.6, контролер передачі даних на інтердругий ви хід якого підключений до входу вибору фейсну шину 9.5 та саму інтерфейсну шину 10 у алгоритму модуля цифрової обробки сигналів 9.3. подальший обчислювальний пристрій. Принцип роботи основного варіанту заявленоПристрій-корисна модель, що заявляється у го пристрою полягає в наступному. конкретному варіанті виконання (далі по тексту На етапі підготовки пристрою до роботи за допристрій), відповідає наведеним нижче вимогам до помогою комутатора тактових сигналів 8 вибираапаратної й програмної частини й здійснює обробють режим подальшої роботи пристрою: з тактуку аналогових вхідних сигналів відповідно до фунванням сигналами такту, що подають на вхід кціональної схеми, наведеної на Фіг.1. зовнішньої синхронізації 6, або ж сигналами такту Контролер шини CompactPCI на платі забезз внутрішнього тактового генератора 7. печує передачу даних по шині 32bit/33MHz як у На етапі ініціювання роботи пристрою одразу режимі SLAVE, так і в режимі MASTER. Плата супісля вмикання живлення відповідні тактові сигнамісна по рівнях сигналів шини CompactPCI як із ли надходять на вхід модуля формування сигналів шиною 3.3 V, так і із шиною 5V. синхронізації та управління 9.4, що входить до Контролер CompactPCI забезпечує можливість складу ПЛІС 9. Далі через інтерфейсну шину 10 і зчитування й запису в 32 регістра користувача. контролер передачі даних на інтерфейсну шину Кожний з таких регістрів має розрядність 32 біт. 9.5 у модуль формування сигналів синхронізації та Аналого-цифрові перетворювачі забезпечууправління 9.4 записують параметри управління ють: роботою пристрою та параметри управління цифРозрядність АЦП, біт 12 ровою обробкою сигналів, а у модуль комутації Відсутність пропуску кодів гарантовано сигналів 9.2 видають команду на переключення Максимальна частота дискретирежимів "Вибір режиму". Під дією цієї команди мозації, МГц, не менш 50 дуль комутації сигналів 9.2 перемикають у стан, Вхідний опір аналогового входу, коли цифрові дані на вхід модуля цифрової обробW 50 ки сигналів 9.3 в основному режимі роботи приДіапазон вхідного сигналу, V ±1 строю будуть надходити з вхідного цифрового буСередньоквадратичне значення феру 2, а не з модуля перетворення послідовного апертурного дребезга при темкоду у паралельний 9.1. На додаток до зазначених пературі +25С, ps 1,7 операцій з контролера передачі даних на інтерІнтегральна нелінійність перефейсну шину 9.5 на відповідний вхід модуля цифтворення, LSB ±1 рової обробки сигналів 9.3 видається команда Диференціальна нелінійність пе“Вибір алгоритму”, за допомогою якої активують ретворення, LSB ±0,5 один з алгоритмів обробки сигналів, що реалізоваКількість ефективних розрядів на ний у модулі цифрової обробки сигналів 9.3. частоті 50МГц, біт, не менш 11 В основному режимі роботи пристрою, що заявляється, аналогові сигнали з К радіоканалів поступають на аналогові сигнальні входи 3.1 - 3.К й 11 35175 12 Пристрій за стійкістю до зовнішніх впливів відповідає вимогам, наведеним у таблиці 1. Таблиця 1 Фактори, що Впливають Синусоїдальна вібрація 1) Ме ханічний удар 1): багаторазової дії Атмосферний знижений тиск 1) Характеристики факторів, що впливають Амплітуда прискорення, g Діапазон частот, Гц Пікове ударне прискорення, g Тривалість дії ударного прискорення, мс Робочий, Па (мм рт ст) Граничний (при транспортуванні в неробочому стані), Па (мм рт ст) робоча, °С гранична в неробочому стані. °С робоча, °С гранична в неробочому стані. °С Підвищена температура середовища: Знижена температура середовища: Зміна температури середови- Діапазон зміни температури, °С ща в неробочому стані: Підвищена вологість 1) Відносна вологість %, при температурі, °С Іній, роса 1) 1) Значення фактору, що впливає 2 1-200 10 5-10 6·104 (450) 1,2·104 (90) +65 +85 -40 -40 Від -40 до +85 98+25 + уточнюється в процесі виконання. Пристрій по надійності відповідає вимогам, наведеним у таблиці 2. Таблиця 2 Параметр Наробіток на відмову, не менш1) Технічний ресурс протягом 12 років, не менш1) 1) Значення параметра 20000 годин 100тис. годин уточнюється в процесі виконання. Пристрій виконаний у вигляді плати стандарту CompactPCI 3U. Конструкція плати (трасування провідників, кількість шарів) забезпечує: 1) ізоляцію між аналоговими каналами - не менш 60dbV, 2) рівень перешкод на аналогових входах від цифрових ланцюгів - не більше мінус 70dBV, 3) рівень взаємних перешкод по сигнальних цифрових ланцюгах - не більше 100mV, 4) рівень перешкод по ланцюгах живлення, землі між будь-якою точкою плати плати - не більше 100mV, 5) проходження цифрових сигналів (у межах друкованої плати) з наростанням/спадом фронтів 3-5ns без перекручувань. 6) Один із провідних шарів друкованої плати є суцільним (за винятком перехідних отворів) і з'єднується з ланцюгом "Корпус". Конструкція плати забезпечує можливість використання мікросхем ПЛІС FPGA фірми Хіlіnх наступних типів: XC2 VP20, XC2VP40, XC2 VP50. На друкованій платі пристрою від мікросхеми FPGA до кожної із чотирьох мікросхем пам'яті розведені окремо шина адреси, шина даних й керуючі сигнали. Пристрій має вхід "RESET", при подачі на який рівня логічного нуля пристрій переходить у початковий стан. При цьому контролер передачі даних по шині CompactPCI свого стану не змінює. Вхід "RESET" буферизований (не має прямого елект ричного з'єднання між відповідним контактом рознімання й контактом мікросхеми FPGA). Пристрій працює як від внутрішнього, так і від зовнішнього джерела тактового сигналу. Частота зовнішнього джерела тактового сигналу fтакт=50МГц. Перемикання джерела тактового сигналу здійснюється за допомогою запаяної у плату перемички. В якості буферів для додаткових цифрових входів і виходів використовуються мікросхеми SN74LVTH245APW. Для кожної з мікросхем буферів між контактами VCC і VDD підключені по два фільтруючих конденсатора з малою власною індуктивністю. Фільтруючі конденсатори встановлені в безпосередній близькості від контактів мікросхеми. Для індикації ланцюгів керування на друкованій платі можуть бути встановлені 8 світлодіодів, керованих мікросхемою FPGA. Для обміну даними по шині CompactPCI і підключення живлення пристрій використовує роз'єм Р1 у відповідності зі специфікацією шини CompactPCI. Всі інші цифрові сигнали можуть бути виведені на роз'єм Р2, як це передбачено стандартом РХІ або конкретним замовником. Вхід RESET підключається до відповідного ланцюга скидання пристроюю Входи AddOut0...AddOut23 підключаються до відповідних ланцюгів додаткових цифрових ви ходів пристрою. 13 35175 14 Контакти AddIn0...AddIn23 підключаються до відПлата починає одержувати дані АЦП і передаповідних ланцюгів додаткових цифрових входів вати їх через інтерфейс CompactPCI в ОЗУ електпристрою. Контакти COMM1_RX, СОММ1_ТХ, ронно-обчислювальної машини (ЕОМ) по виклику COMM2_RX, СОММ2_ТХ підключаються до відпоАРІ функції Start(). відних ланцюгів портів RS232. Модуль комутації сигналів формує з восьми Контакти JTG_TMS, JTG_TDI, JTG_TDO, каналів даних АЦП та AddIn0...AddIn23 два потоки JTG_TCK призначені для програмування мікро32-бітних слів з частотою слідування 50МГц. Сигсхем FPGA і FL ASH ROM за допомогою інтерфейнал SWITCH_MODE визначає, які з восьми каналів су JTAG і підключаються до відповідних ланцюгів АЦП та які сигнали з AddIn0...AddIn23 включаютьпристрою. ся до цих потоків. Контакт JTG_GND з'єднується з ланцюгом Вибірки даних цифрових потоків записуються "Корпус" пристрою, а на контакт JTG_VCC33 від в мікросхеми пам'яті RAM1 і RAM2 з проріджуванланцюгів живлення плати подається напруга 3.3V. ням, обумовленим коефіцієнтом проріджування Передбачена можливість розміщення додатDIVIDER. Так, якщо коефіцієнт проріджування кового рознімання JTAG на др укованій платі приNdiv=l, вибірки даних записуються із частотою строю. При цьому, а контакти такого додаткового 50МГц. Якщо коефіцієнт проріджування Ndiv=4, рознімання можуть бути підключені до відповідних вибірки даних записуються із частотою 12,5МГц і контактів рознімання Р2. т.д. 32 розряди даних складаються з 24 розрядів Друкована плата пристрою разом із установданих двох каналів АЦП (номера каналів АЦП заленими на неї компонентами покрита двома шалежать від сигналу SWITCH_MODE) і доповнюрами вологостійкого лаку. ються до 32 розрядів даними цифрових входів В якості рознімання для аналогових входів AddIn0...AddIn23 (номера доповнюючих сигналів пристрою застосовуються рознімання SMA або залежать від сигналу SWITCH_MODE). SMB. Якщо сигнал на вході Time Window=0, то запис Модуль формування сигналів синхронізації та даних до пам'ять не дозволяється. Якщо сигнал на управління забезпечує видачу на АЦП службових вході Time Window=1, дані записуються в модуль сигналів і зчитування відліків АЦП із тактовою часуправління пам'яттю. Відлік кількості записаних тотою 50МГц. слів забезпечує модуль формування сигналів синМодуль комутації сигналів забезпечує формухронізації та управління. вання інформаційних потоків для запису в пам'ять. По досягненню лічильником кількості слів знаМодуль управління пам'яттю забезпечує почення SampleSize виконуються наступні дії: двійну буферизацію даних для обміну між моду- адресний лічильником кількості установлюлями ПЛІС і складається з чотирьох незалежних ється в значення 0. модулів керування мікросхемами динамічної па- модуль формування сигналів синхронізації та м'яті. Кожен модуль керування мікросхемою зауправління формує сигнали, яки забезпечують безпечує темп обміну даними при запису або зчизапис даних в мікросхеми RAM3 і RAM4. Модулі туванні - не менш 50 Мслівх32 у секунду і може керування мікросхемами динамічної пам'яті RAM1 знаходитися або в стані запису або в стані зчитуі RAM2 переводяться зі стану запису у стан читанвання незалежно один від одного. ня. Модуль формування сигналів синхронізації та - на вхід START_ ADDR контролера Compactуправління забезпечує формування управляючих PCI установлюється значення адреси=0, на вхід сигналів для модуля керування пам'яттю. Ці сигBLOCK_SIZE контролера CompactPCI установлюнали забезпечують запис даних до пам'яті з необється значення SampleSize, на вхід DMA_START хідним коефіцієнтом проріджування і перемикання контролера CompactPCI подається позитивний між модулями керування мікросхемами для забезперепад напруги. печення потрібного алгоритму. Після цього дані заповнюють мікросхеми паПроцес функціонування модуля формування м'яті RAM3 і RAM4, а контролер CompactPCI запусигналів синхронізації та управління наступний. скає передачу даних з мікросхеми пам'яті RAM1 За допомогою відповідних функцій АРІ операабо RAM2 в залежності від сигналу SelectMemory в ційної системи Windows в електронноЕОМ. По завершенню передачі контролер обчислювальній машині (ЕОМ), до якої підключено CompactPCI виставляє запит на переривання, що заявлений пристрій, можуть бути встановлені знасигналізує програмі користувача про те, що необчення регістрів DIVIDER і SampleSize. хідно обробити черговий блок даних. Програма Регістр DIVIDER визначає коефіцієнт прорікористувача оброблює дані й по завершенню обджування вибірок АЦП. Коефіцієнт проріджування робки викликає функцію API Ready_for_new_data(). може приймати значення в діапазоні Виклик цієї функції встановлює в одиницю прапор DIVIDER=1...255. Значення коефіцієнта проріджуTransfer_Complete. вання у процесі ініціалізації пристрою при подачі По досягненню лічильником кількості слів моживлення становить DIVIDER=4. дуля формування сигналів синхронізації та управРегістр SampleSize визначає розмір блоку даління величини SampleSize виконуються наступні них, який записується в пам'ять, а потім передадії: ється в ОЗУ ЕОМ по каналу DMA. Блок даних мо- лічильник кількості слів установлюється в же мати розмір від 1К до 8М 32-розрядних слів. значення 0. Значення регістра SampleSize у процесі ініціаліза- модулі керування мікросхемами динамічної ції пристрою при подачі живлення становить пам'яті RAM3 і RAM4 переводяться зі стану запису SampleSize=8М. до стану чи тання. 15 35175 16 - модулі керування мікросхемами динамічної Модуль цифрової обробки, модуль управління пам'яті RAM1 і RAM2 переводяться зі стану читанпам'яттю, контролер передачі даних на інтерфейня до стану запису. сну шину, модуль формування сигналів синхроні- BLOCK_SIZE контролера CompactPCI устазації та управління формуються усередині ПЛІС у новлюється значення = SampleSize, на вхід вигляді скомпільованих ядер. START_TR ANSFER контролера CompactPCI подаДжерела інформації: ється позитивний перепад. Після чого модуля фо1. МХ.3131 - 4 Каnаl 12 Bit A/D. рмування сигналів синхронізації та управління http://www.spectrumпочинає заповнювати мікросхеми RAM1 і RAM2, а gmbh.com/fileadmin/english/hwmanuals/mx31xx/mx3l контролер CompactPCI запускає передачу даних з _manual_english.pdf, http://www.spectrumмікросхеми RAM3 або RAM4 в залежності від сигgmbh.com/mx3131+M5d637b1e38d.html. - аналог. налу SelectMemory в ЕОМ. По завершенню пере2. MIC-3714. 30 MS/s, 12-bit, 4-ch - Analog In дачі контролер CompactPCI виставляє запит на Card, Simultaneous Operation. переривання, що сигналізує програмі користувача http://www.icpc.co.il/index.asp?Page=/ProductsDB/Pr про те, що необхідно обробити черговий блок даoduct.asp?ID=709. -аналог. них. 3. CPCI-DAS4020/12. Програма користувача оброблює дані й по заhttp://www.measurementcomputing.com/pdfs/cpciвершенню обробки викликає функцію API das4020_12.pdf. - аналог. Ready_for_new_data(). Виклик цієї функції встано4. Модуль цифровой обработки сигналов влює в одиницю прапор Transfer_Complete. XDSP-3MC. Пристрій повністю сумісний з об'єднавчою http://setdsp.ru/products/instrumental/cpci/xdsp3mc/ платою (backplaine) CP 3-BP8-M-RIO (виробництва прототип. Kontron). 17 Комп’ютерна в ерстка А. Крижанівський 35175 Підписне 18 Тираж 28 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601