Пристрій для помноження напруги

1 Пристрій для вироблення негативної високої напруги, який містить щонайменше чотири з'єднаних послідовно транзистори (Х1 Х4) накачки, причому перший транзистор (XI) накачки безпосередньо з'єднаний із входом (IN), а останній транзистор (Х4) накачки безпосередньо або опосередковано з'єднаний з виходом (OUT) пристрою, в якому затвори непарних транзисторів (Х1, ХЗ) накачки через перші конденсатори (11, 31) зв'язані з першим тактовим входом (F2), а затвори парних транзисторів (Х2, Х4) накачки через ІНШІ перші конденсатори (21, 41) зв'язані з другим тактовим входом (F4), в якому непарні вузли з'єднання (Х1, Х2, ХЗ, Х4) послідовної схеми через другі конденсатори (12, 32) зв'язані з третім тактовим входом (F3), а парні вузли з'єднання (Х2, ХЗ, Х4, OUT або Х4, Z) послідовної схеми через ІНШІ другі конденсатори (22, 42) зв'язані з четвертим тактовим входом (F1), в якому транзистори (Х1 Х4) накачки є високовольтними пМОН-транзисторами, ВІДПОВІДНІ каналотвірні кармани яких з'єднані з ВІДПОВІДНИМИ вузлами послідовної схеми 2 Пристрій за п 1, в якому затвор кожного транзистора накачки через транзистор (Y1 Y4) вольтодобавки зв'язаний з вузлом з'єднання з наступним транзистором накачки, а затвор ВІДПОВІДНОГО транзистора вольтодобавки з'єднаний з вузлом з'єднання з попереднім транзистором накачки або входом (IN) пристрою, в якому всі транзистори вольтодобавки є високовольтними пМОНтранзисторами, ВІДПОВІДНІ каналотвірні кармани яких з'єднані з ВІДПОВІДНИМИ вузлами послідовної схеми 3 Пристрій за п 1 або 2, в якому останній транзистор (Х4) накачки безпосередньо через діод (Z) ВІДСІЧКИ зв'язаний з виходом (OUT) пристрою, в якому діод ВІДСІЧКИ є високовольтним пМОНтранзистором (Z), каналотвірний карман якого з'єднаний з виходом пристрою О со сч 00 При програмуванні або стиранні інформації в енергонезалежних запам'ятовуючих пристроях, таких, наприклад, як постійний програмований запам'ятовуючий пристрій з електронним стиранням (EEPROM = ЕСППЗП), з використанням ефекту Фаулера-Нордхайма (Fowler-Nordheim) досягається значне зниження споживаної потужності порівняно із записом з використанням гарячих електронів При використанні ефекту ФоулераНордхайма при прикладенні позитивної високої напруги до керувального затвора запам'ятовуючої комірки електрони можуть здійснювати тунельне проходження від області стоку до плаваючого затвора При прикладенні негативної високої напруги до керувального затвора і позитивної напруги до стоку електрони можуть здійснювати тунельне проходження назад до області стоку Негативну високу напругу виробляють за допомогою "насосів" напруги, що працюють за принципом ємнісного помноження напруги і на кожен каскад помножувача містять один МОН-дюд (MOS = МОН, МеталОкисел-Напівпровідник) і один конденсатор В цьому зв'язку під високою напругою розуміють уже напруги, наприклад, в діапазоні від 10 до ЗО В Особливо ефективний пристрій для вироблення негативної високої напруги описаний в статті А Умезава та ш (A Umezawa et al) "5-Volt-Only Operation 0,6-итг) Flash EEPROM with Row Decoder 44823 Scheme in Triple-Well Structure" в журналі IEEE транзистор Z, перший вивід якого з'єднаний з виJournal of Solid-State Circuits, Vol 27, № 11 (1992) ходом четвертого каскаду, а затвор і другий вивід В ній використовуються високовольтні рМОНз'єднані з виходом OUT пристрою згідно з винахотранзистори Додатковий вольтодобавочний трандом, з якого знімається висока напруга При цьому зистор каскаду накачки підвищує провідність МОНтранзистор Z діє як діод, зміщений в прямому надюда, ввімкненого на виході і знижує таким чином прямку спад напруги на цьому ДІОДІ В разі високовольтних пМОН-транзисторів Х1, При використанні високовольтних транзистоY1 Х4, Y4 мова йде про так звані транзистори з рів часто проявляється ефект керування підкладпотрійним карманом зображені, наприклад, у згакою, тому окремі кармани транзисторів в пристрої даній вище публікації А Умезави на фіг За при для помноження напруги приєднуються роздільно опис пМОН-транзистора декодера рядків Як покаДля вироблення негативної високої напруги досі зано на фіг 1, р-карман пМОН-транзистора з'єдвикористовували високовольтні рМОНнаний другим виводом цього ж пМОН-транзистора При цьому ЗОВНІШНІЙ, спільний n-карман пМОНтранзистори Одначе, недоліком високовольтних транзисторів перебуває під потенціалом ОВ Таким рМОН-транзисторів є те, що зарядження високочином, в цьому пристрої дюдне коротке замикання вольтних n-карманів до негативної високої напруги не наступає переполюсовує в прямому напрямку діоди, утворені структурою "підкладка-карман" і утворює коТранзистори Х1 Х4 діють як транзистори наротке замикання на підкладку качки для заряджання конденсаторів, а транзистори Y1 Y4 діють як так звані транзистори вольтоТому поставлена в основу винаходу задача добавки для підвищення рівня напруги між полягає в розробленні пристрою для вироблення затвором і стоком ВІДПОВІДНОГО транзистора для негативної високої напруги, в якому можливе призбільшення провідності і, ВІДПОВІДНО, ефективності кладення негативної високої напруги до роздільно Діод Z служить як діод ВІДСІЧКИ ДІОД ВІДСІЧКИ пеприєднаних каналотвірних карманів високовольтрешкоджає вирівнюванню потенціалу виходу OUT і них транзисторів без виникнення короткого замипотенціалу виходу останнього каскаду в разі, коли кання на підкладку останній вищий, ніж потенціал виходу OUT Коли Згідно З винаходом, ця задача вирішена шляпотенціал виходу OUT нижчий, ніж потенціал хом реалізації ознак п 1 формули винаходу Пеостаннього каскаду, діод ВІДСІЧКИ зміщується в реважні модифікації є предметом додаткових пунпрямому напрямку і відбувається вирівнювання ктів формули винаходу потенціалів Нижче винахід пояснюється докладніше з використанням креслень На них зображені Шляхом ВІДПОВІДНОГО послідовного приєднання k каскадів в загальному випадку може бути досягФіг 1 схема пристрою згідно з винаходом, нута висока напруга VOUT - VIN - (k (F-Vx)), де Фіг 2 часова діаграма тактових сигналів, що VOUT є напруга на виході OUT, VIN - напруга на подаються при роботі винайденого пристрою вході IN, k - КІЛЬКІСТЬ каскадів, F -тактова напруга, На фіг 1 для прикладу наведений чотирикасa Vx - спад напруги на транзисторі накачки X При кадний пристрій для вироблення негативної висоцьому, завдяки застосуванню транзисторів Y волької напруги, причому перший каскад містить тодобавки, спад напруги на транзисторі X накачки пМОН-транзистор Х1, пМОН-транзистор Y1, а тазначно менший, ніж порогова напруга VT ВІДПОВІДкож конденсатор 11 і конденсатор 12, другий касНОГО транзистора X кад містить пМОН-транзистори Х2, Y2, а також конденсатори 21, 22, третій каскад містить пМОНВ зображеному на фіг 1 прикладі з КІЛЬКІСТЮ транзистори ХЗ, Y3, а також конденсатори 31, 32, каскадів к=4, вхідною напругою VIN=0B, напругою а четвертий каскад містить пМОН-транзистори Х4, тактових імпульсів F=5B вихідна напруга станоY4, а також конденсатори 41, 42 Вхід IN пристрою вить VOUT=1 9,6В з'єднаний з першим виводом транзистора Х1 і з Для к>4 потрібні також лише 4 тактових сигназатвором транзистора Y1 і представляє собою вхід ли, оскільки перші конденсатори 11, 21, почерпершого каскаду Затвор транзистора Х1 з'єднагово з'єднані з тактовими входами F2 і F4, а другі ний з першим виводом транзистора Y1 і через конденсатори почергово з'єднані з тактовими вхоконденсатор 11 зв'язаний з тактовим входом F2 дами F1 і F3 Вихід першого каскаду з'єднаний з другим вивоНа фіг 2 зображені часові співвідношення між дом транзистора Y1 і з другим виводом транзистотактовими сигналами на тактових входах F1 F4 У ра Х1, а також через конденсатор 12 зв'язаний із винайденому пристрої, тобто в помножувачі навходом F3 тактового сигналу Вхід другого каскаду пруги, призначеному для вироблення негативної з'єднаний з виходом першого каскаду, а вихід друвисокої напруги з позитивними вхідними тактовими гого каскаду з'єднаний із входом третього каскаду імпульсами, цикл накачки відбувається завжди Структура другого каскаду відповідає структурі тоді, коли тактові сигнали на входах F1 і F3 мають першого каскаду, при цьому, правда, конденсатор низький рівень, тоді як цикл вольтодобавки відбувається при високих рівнях на входах F2 і F4, при21 з'єднаний не як конденсатор 11 із тактовим чому тривалість цих імпульсів значно менша, ніж входом F2, а із тактовим входом F4, а конденсатор імпульсів накачки Сигнали на входах F1 і F3 і, 22 з'єднаний не як конденсатор 12 з тактовим вхоВІДПОВІДНО, сигнали на входах F2 і Р4,зміщені в дом F3, а з тактовим входом F1 Каскади Зі 4 за часі один відносно іншого майже на півперюду своїми структурою і забезпеченням тактовими сигПерекриття в часі тактових сигналів на входах F1 і налами відповідають першим двом каскадам і поF3 забезпечує попереднє заряджання транзистослідовно приєднані після другого каскаду На вирів Х1 Х4 накачки Тактові сигнали на входах F2 і ході четвертого каскаду передбачений пМОН 44823 F4 зміщені в часі таким чином, що під час провідної фази даного транзистора накачки ВІДПОВІДНИЙ транзистор вольтодобавки запертий і між затво ром і стоком транзистора накачки прикладена підвищена напруга, завдяки чому його провідність підвищується F1 Л F2 OUT Фіг. 2 ФІГ. 1 ДП «Український інститут промислової власності» (Укрпатент) вул Сім'ї Хохлових, 15, м Київ, 04119, Україна (044) 456 - 20 - 90