Підсилювач виборки та запам’ятовування

Изобретение относится к аналогоцифровым и цифроанллоговым устройствам и может быть использовано в вычисли тельной и измерительной технике Цель изоб ретения — повышение быстродействия и рас ширение области применения усилителя выборки и запоминания за счет увеличения класса решаемых задач Усилитель выборки и запоминания содержит предварительный и выходной каскады усиления, ключи, элементы памяти, компараторы, триггеры, генератор импульсов, элементы И и ИЛИ, ис точники пороговых напряжений и сдвиговый регистр Цель изобретения достигается за счет изменения постоянной времени цепи заряда накопительного конденсатора в зависимости от скорости изменения входного сигнала 1 з п ф-лы, 1 ил дыход го зн 1589323 Изобретение относится к аналого-цифровым и цифроаналоговым устройствам и может быть использовано в вычислительной и измерительной технике. Цель изобретения — повышение быстродействия и расширение области применения усилителя за счет увеличения класса решаемых задач путем изменения постоянной времени цепи заряда накопительного элемента в зависимости от скорости изменения входного сигнала. чае, если входной сигнал в начальный момент времени находится вне зоны измерения скорости изменения и меньше ее нижней границы, задаваемой источником 28, то комс паратор 25 находится в единичном состоянии и, соответственно, триггер 29 переходит в единичное состояние. При этом, как только входной сигнал пересечет нижнюю границу зоны, на выходе двухпорогового компаратора 23 формируется единичный сигнал и 1° ключ 2) замыкается. Импульсы от генератора 22 импульсов начинают поступать на синхронизирующий вход сдвигового регистНа чертеже показана структурная схема ра 26, передвигая единицу из первого разусилителя выборки и запоминания. ряда вправо до тех пор, пока входной сигУсилитель содержит предварительный кас- !5 нал не достигнет верхней границы зоны и на кад 1 усиления, три элемента 2—4 памяти с совыходе двухпорогового компаратора 23 не ответствующими информационными входами сформируется нулевой сигнал вместо единич5—7, информационными выходами 8—10, ного Ключ 21 размыкается, и поступлепервыми управляющими входами 11 —13, ние импульсов от генератора 22 импульсов вторыми управляющими входами 14—16, на синхронизирующий вход сдвигового ретретьими управляющими входами 17—19, вы- 2 0 гистра 26 прекращается. Номер разряда сдвиходной1 каскад 20 усиления, ключ 21, генегового регистра, в котором находится едиратор 22 импульсов, двухпортовый компараница, соответствует скорости изменения входтор 23, триггер 24, компаратор 25, сдвиного сигнала. В случае, если входной сигнал говый регистр 26, первый и второй источв начальный момент времени находится в ники 27 и 28 порогового напряжения, дополнительный триггер 29, три элемента 2[- зоне измерения скорости или выше верхней границы этой зоны, то компаратор 25 ИЛИ—30—32, информационный вход 33 усинаходится в нулевом состоянии до тех пор, лителя, информационный выход 34 усилитепока входной сигнал не пересечет нижнюю ля, а также первый, второй и третий управграницу зоны измерения скорости изменения ляющие входы 35—37 усилителя. и не станет меньше нижней границы этой Элементы 2—4 памяти состоят соответст- 30 зоны. После этого компаратор 25 переходит венно из ключей 38—40 выборки, ключей в единичное состояние и измерение скорос41—43, запоминания, элементов И 44—46 ти изменения входного сигнала осуществлявыборки элементов И 47—49 запоминания ется в соответствии с предыдущим слуи накопительных элементов на конденсаточаем. Таким образом, если скорость измерах 50—52 С\ -СЗ нения входного сигнала для усилителя близЕмкость накопительного конденсатора 35 ка к максимальной, то единица находится СЗ меньше емкости конденсатора С2, а емв одном из старших разрядов (от первого кость накопительного конденсатора С2 меньдо г'-го) сдвигового регистра 26, если скоше емкости конденсатора С1, т. е. посторость близка к минимальной, то единица янная времени цепи заряда накопинаходится в одном из младших разрядов тельного конденсатора СЗ минимальна, а {от (А+1) -го до п-го), и если скорость конденсатора С\ максимальна. изменения входного сигнала близка к своему среднему значению, то единица нахоПринцип работы усилителя заключается в дится в одном из средних разрядов (от следующем. (i-\-1) -го до &-го). Это значит, что при максимальной скорости изменения входного сигнаУсилитель работает в три такта. Исходное состояние в первом такте следую- 45 ла на выходе элемента ИЛИ 30 присутствущее' сдвиговый регистр 26 обнулен, выходы ет «1», а на выходах элементов ИЛИ 31 всех разрядов, кроме первого, находятся в и 32 — «0», при средней скорости на вынулевом состоянии, триггер 29 находится в нуходе элемента ИЛИ 31 устанавливается левом состоянии, двухпороговый компара«1», а на выходах элементов ИЛИ 30 и 32 — тор 23 заторможен, триггер 24 находится «0», при минимальной скорости изменения в режиме «запоминание», т е все ключи 50 входного сигнала на выходе элемента выборки и ключ 21 разомкнуты. В первом ИЛИ 32 появляется «1», а иа выходах элетакте измеряется скорость изменения входментов ИЛИ 30 и 31 — «0» ного сигнала. На первом неинвертирующем и втором инвертирующем входах двухпороПосле окончания первого такта начинаетгового компаратора 23 с помощью источся второй такт Во втором такте на вход ников 27 и 28 пороговых напряжений сфор- 55 триггера 24 по первому управляющему мирована зона, в которой измеряется сковходу 35 подается сигнал «Выборка» В этом рость изменения входного сигнала от минислучае триггер 24 переходит в единичное сомального до максимального значения. В слустояние, при этом на одном из выходов і 589323 элементов И 44—46 устанавливается единичный сигнал. Если скорость входного сигнала максимальна, то на другом входе элемента И 46 тоже устанавливается единичный сигнал (см. работу в первом такте), ключ 40 замыкается и конденсатор 52 СЗ заряжается до величины входного сигнала. При минимальной скорости входного сигнала на другом входе элемента И 44 устанавливается единичный сигнал, ключ 38 замыкается и конденсатор 50 С! заряжается до величины входного сигнала. При средней скорости входного сигнала происходит заряд конденсатора 51 С2 до величины входного сигнала. Таким образом, постоянная времени цепи заряда накопительного конденсатора выбирается в зависимости от скорости изменения входного сигнала. В третьем такте на вход триггера 24 по второму управляющему входу 36 поступает сигнал «Запоминание». В этом случае триггер 24 переходит в нулевое состояние, при этом на одном из входов элементов И47—49 устанавливается единичный сигнал. В зависимости от скорости входного сигнала на другом входе одного из элементов И 47—49 тоже устанавливается единичный сигнал и соответствующий из ключей 41 — 43 запоминания переводится из разомкнутого в замкнутое состояние, в то время как подключенный своим выходом к входу этого ключа запоминания ключ выборки из замкнутого состояния переходит в разомкнутое. Таким образом, на информационном выходе усилителя формируется сигнал, равный входному, который сохранится в течение всего времени запоминания. После окончания третьего такта усилитель устанавливается в исходное состояние с помощью сигнала установки, поступающего на третий управляющий вход усилителя. 5 15 2 0 25 30 35 Формула изобретения 4П 1. Усилитель выборки и запоминания, содержащий предварительный каскад усиления, элемент памяти, выходной каскад усиления, ключ, вход предварительного каскада усиления является информационным входом усилителя, а выход соединен с инфор- 45 мационным входом элемента памяти, информационный выход которого соединен с входом выходного каскада усиления, выход которого является информационным выходом усилителя, триггер, первый вход которого является первым управляющим входом уси- 50 лителя, генератор импульсов, выход которого соединен с сигнальным входом ключа, отличающийся тем, что, с целью повышения быстродействия и расширения области применения усилителя за счет увеличения класса решаемых задач, в него введены два до- 55 полнительных элемента памяти, три элемен та ИЛИ, двухгюроговыи компаратор с двумя источниками пороговых напряжений, ком паратор, дополнительный триггер, сдвиговый регистр, синхровход которого соединен с сигнальным выходом ключа, а установочный вход — с третьим управляющим входом усилителя и вторым входом дополнительного триггера, выход которого подключен к стробирующему входу двухпорогового компаратора, первый вход дополнительного триггера подключен к выходу компаратора, инвертирующий вход которого подключен к первому инвертирующему и второму неинвертирующему входам двухпорогового компаратора и информационному вхоД усилителя, неинвертирующий вход комУ паратора соединен с одним из источников порогового напряжения и вторым инвертирующим входом двухпорогового компаратора, первый неинвертирующий вход которого соединен с другим источником порогового напряжения, выход двухпорогового компаратора соединен с управляющим входом ключа, второй вход триггера является вторым управляющим входом усилителя, единичный выход соединен с первыми управляющими входами элементов памяти, нулевон выход триггера соединен с вторыми управляющими входами элементов памяти, третьи управляющие выходы элементов памяти соединены соответственно с выходами первого, второго и третьего элементов ИЛИ, входы которых соединены с соответствующими выходами сдвигового регистра, информационные входы и выходы второго и третьего элементов памяти соединены соответственно с информационными входом и выходом первого элемента памяти. 2. Усилитель по п. 1, отличающийся тем, что элемент памяти содержит ключ выборки, ключ запоминания, накопительный элемент на конденсаторе, элемент И выборки, элемент И запоминания, сигнальный вход ключа выборки является информационным входом элемента памяти, сигнальный выход ключа выборки соединен с первым выводом конденсатора и с сигнальным входом ключа запоминания, сигнальный выход которого является информациоккым выходом элемента памяти, второй вывод конденсатора соединен с общей шиной, управляющий вход ключа выборки подсоединен к первому элементу И выборки, первый вход которого является первым управляющим входом элемента памяти, а второй соединен с вторым входом элемента И запоминания и является третьим управляющим входом элемента памяти, первый вход элемента И запоминания является вторым управляющим входом элемента памяти, выход элемента И запоминания подключен к управляющему входу ключа запоминания. 1589323 Составитель В Гордонова Редактор А Огар Техред А Кравчук Корректор Н Ревская Заказ 2544 Тираж 490 Подписное ВНИИПИ Государственною комитета по изобретениям и открытиям при ГКН1 СССР 113035, Москва, Ж — 35, Раушская наб, д 4д5 Производственно-издательский комбинат «Патент», г Ужюрод, >л Гагарина, 101