Перетворювач двійкового коду в однополярні оборотні коди

Перетворювач двійкового коду в однополярні оборотні коди, що вміщує регістр входу, який виконаний на тригерах з інформаційними та лічильними входами, інформаційні входи регістра з'єднані з входами постійного запам'ятовуючого пристрою (ПЗП), виходи якого з'єднані через блок елементів АБО з відповідними лічильними входами регістра входу, виходи якого з'єднані з вихода 3 вхід «скид» регістра входу з'єднаний з входом пристрою «скид», входи додатково введеної комбінаційної схеми адреси з'єднані з відповідними виходами регістра входу, а керуючий вхід комбінаційної схеми адреси з'єднаний з інверсним виходом тригера, вихід комбінаційної схеми адреси з'єднаний з інформаційними входами введеного блока вентилів, виходи якого з'єднані з відповідними входами ПЗП, а керуючі входи блоку вентилів з'єднані з відповідними виходами введеного керуючого пристрою, вхід якого з'єднаний з другим керуючим входом пристрою, входи «скид» керуючого пристрою та керуючого тригера з'єднані з входами «скид» пристрою. В основу корисної моделі поставлено задачу розширення функціональних можливостей перетворювача двійкового коду в однополярні оборотні коди, шляхом запропонування схемотехнічного рішення у вигляді додатково введеної комбінаційної схеми адреси, входи якої з'єднані з відповідними виходами регістра входу, а керуючий вхід комбінаційної схеми адреси з'єднаний з інверсним виходом керуючого тригера, вихід комбінаційної схеми адреси з'єднаний з інформаційними входами введеного блока вентилів, виходи якого з'єднані з відповідними входами ПЗП, виходи якого з'єднані через блок елементів АБО з відповідними лічильними входами регістра входу, керуючий вхід регістра входу з'єднаний з прямим виходом керуючого тригера, а керуючі входи блоку вентилів 3 з'єднані з відповідними виходами введеного керуючого пристрою, вхід якого з'єднаний з другим керуючим входом пристрою, входи «скид» керуючого пристрою та керуючого тригера з'єднані з входами «скид» пристрою. При цьому забезпечується надпідсумковий позитивний ефект, зумовлений сукупністю вказаних ознак. На Фіг.1 зображена структурна схема перетворювача двійкового коду в однополярні оборотні коди. Перетворювач двійкового коду в однополярні оборотні коди містить регістр входу 1, виконаний на тригерах з лічильними входами, інформаційні входи регістра 1 з'єднані з входами пристрою, а виходи з'єднані з відповідними входами комбінаційної схеми адреси 2 та з виходами пристрою, блок вентилів 3, інформаційні входи якого з'єднані з виходом комбінаційної схеми адреси 2, а його виходи з'єднані з відповідними входами ПЗП 4, виходи якого з'єднані через блок елементів АБО 5 з відповідними лічильними входами регістра входу 1, керуючий вхід регістра входу 1 з'єднаний з прямим виходом керуючого тригера 6, а інверсний вихід керуючого тригера 6 з'єднаний з керуючим входом 7 ПЗП 4 та з дозволяючим входом 8 комбінаційної схеми адреси 2, вхід керуючого тригера 6 з'єднаний з першим керуючим входом 9 пристрою. Керуючі входи блока вентилів 3 з'єднані з відповідними виходами введеного керуючого пристрою 10, вхід якого з'єднаний з керуючим входом 11 44833 4 пристрою, вхід «скид» пристрою з'єднаний з входами «скид» регістра входу 1, керуючого тригера 6, керуючого пристрою 10. При проектуванні перетворювачів двійкового коду в однополярні оборотні коди, наряду з традиційними етапами розробки включаються наступні: - заздалегідь складається таблиця перетворення вхідної двійкової кодової комбінації та відповідних коректуючих констант до неї, по яким будується ПЗП та група елементів АБО; - значення кодових констант для коректування відповідної двійкової кодової послідовності визначаються за формулою (1) А⊕Ві=∆i, де А - вхідна кодова послідовність; Вi - вихідна кодова послідовність; ∆і - коректуюча константа. З формули (1) видно, що завдяки властивості операції додавання по mod 2 вихідна кодова послідовність Bi визначається (2) Ві=А⊕∆i, а зворотна вхідна кодова послідовність відповідно (3) А=∆і⊕Ві, Враховуючи, що для формування А, В використовуються однакові константи ∆і, та порозрядне перетворення (підтверджує аналіз формул (1), (2), (3)), тоді для зменшення загального об'єму пам'яті рекомендується: - по-перше, вхідний двійковий код та вихідний код перетворювача представляти однаковою розрядністю; - по друге, коди розбивати на відповідні тетради [2]; - константи представляти чотирьохрозрядними кодами, які є результатами додавання по mod 2 відповідних тетрад для обох зазначених кодових послідовностей. Наприклад, нехай для перетворення 16 розрядна вхідна двійкова кодова послідовність має вигляд: А-0001100001001110, а відповідні вихідні n - розрядні кодові послідовності однополярних кодів Вi: В3-110; В5-11101; В7-1110010; В1111100010010; В13-111100110101. Згідно зазначених вище рекомендацій відповідні кодові послідовності, які представляються однаковою розрядністю та розбиті на тетради, мають наступний вигляд А-0001_1000_0100_1110 В3 - 0000000000000110; - 0000_0000_0000_0110; В5 - 0000000000001110; - 0000_0000_0000_1110; В7 - 0000000001110010; - 0000_0000_0111_0010; В11 - 0000011100010010; - 0000_0111_0001_0010; В13 - 0001111100110101; - 0001_1111_0011_0101. Для кожної тетради в Таблиці 1 наведені значення коректуючих констант, що визначалися за формулою (1). 5 44833 6 Таблиця 1 Значення тетрад кодових констант відповідної двійкової кодової послідовності Тетради код ∆і константи для В3 КОД ∆і константи для в5 коду ∆і константи для В7 код ∆і константи для B11 код ∆і константи для В13 код А1 0001 ∆1_3 код A2 1000 ∆2_3 код A3 0100 ∆3_3 код А4 1110 ∆4_3 0001 ∆1_5 1000 ∆2_5 0100 ∆3_5 1000 ∆4_5 0001 ∆1_7 1000 ∆2_7 0101 ∆3_7 0011 ∆4_7 0001 ∆1_11 1000 ∆2_11 0011 ∆3_11 1100 ∆4_11 0001 ∆1_13 1111 ∆2_13 0101 ∆3_13 1100 ∆4_13 0000 0111 0111 1011 де і=1 - старша тетрада; і=2, і=3 середні тетради, і=4 - молодша тетрада; j - номер, якій відповідає перетвореному коду. Перетворювач двійкового коду в однополярні оборотні коди працює таким чином. Перед перетворенням вхідного двійкового коду, що надходить на вхід пристрою, імпульсом «скид» пристрою установлюються в початковий стан регістр 1, тригер 6, керуючий пристрій 10. Імпульс запуску 9 надходить на лічильний вхід тригера 6 й на виході регістра 1 встановлюється вхідна кодова послідовність інформації. Дозволяючі входи 7, 8 ПЗП та комбінаційної схеми адреси 2 з'єднані з інверсним виходом тригера 6 відповідно. При надходженні керуючого імпульсу 11 на вхід керуючого пристрою 10, на відповідному виході якого з'являється імпульс, який дозволить імпульсу з виходу комбінаційної схеми адреси 2 пройти через блок вентилів 3 й зчитати із ПЗП 4 код значення відповідної коректуючої константи, який через блок елементів АБО 5 надходить на відповідні лічильні входи регістра 1. Під дією одиниць коду константи відбувається перекидання станів тригерів регістра 1 в інший стан, тобто відбувається сумування по mod 2 вхідного двійкового коду та відповідного коду коректуючої константи й на виході регістра 1 з'являється відповідний однополярний оборотний код. Отже, перевагою перетворювача двійкового коду в однополярні оборотні коди є збільшення в 5 разів кількості кодів. Крім того, зменшується в 2 рази кількість регістрів, що зменшує потужність споживання, збільшує надійність на три порядки за рахунок виготовлення в єдиному кристалі, збільшує відсоток придатних кристалів з пластини, зменшує вартість кодоперетворювача, а його висока швидкодія забезпечується завдяки порозрядному перетворенню. 7 Комп’ютерна верстка М. Ломалова 44833 8 Підписне Тираж 28 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601