Регулятор потужності

Регулятор потужності, що містить лічильник, схему одновібратора, керований вентиль та пристрій порівнювання кодів, який відрізняється тим, що пристрій порівнювання кодів виконаний у вигляді процесора, виконаного по входу переривання (INT), з можливістю виконання функції порівнювання і оперативної корекції запису кодів до лічильника, а також синхронізації з частотою електромережі, а регулятор потужності доповнений лічильниками, керованими вентилями, узгоджувальними пристроями напруги зворотного зв'язку та схемами одновібраторів по кількості каналів, багатоканальним вимірювальним пристроєм, інтегра тором та компаратором для вимірювання за принципом двотактного інтегрування, при цьому вхід регулятора потужності - послідовний інтерфейс (TxD, RxD) процесора, призначений для подання на нього сигналу завдання по кожному каналу, входи всіх лічильників підключені до шини даних процесора, тактовий вхід кожного лічильника підключений до тактового виходу процесора, виходи лічильників підключені через відповідні схеми одновібраторів до входів відповідних керованих вентилів, виходи яких є виходами регулятора потужності, призначеними для підключення до них навантаження, а кожний вхід багатоканального вимірювального пристрою призначений для подання на нього через узгоджувальний пристрій напруги зворотного зв'язку з навантаження або напруги з виходу перетворювача неелектричного параметра. Пропонована корисна модель відноситься до електротехніки і може бути використана при створенні автоматизованих систем управління та контролю за технологічними процесами із застосуванням систем зворотного зв'язку, а більш конкретно, до конструкції регулятора потужності. Найбільш близьким до пропонованої корисної моделі за технічною суттю є регулятор потужності, що містить лічильник, схему одновібратора, керований вентиль та пристрій порівнювання кодів (А.с. СРСР №714381, МПК2 G05F1/66, опубл. 05.02.1980р., Бюл. №5). У описаному пристрої використано оперування аналоговим сигналом. Недоліки описаного пристрою полягають у його обмежених технологічних можливостях, а саме, можливості регулювання потужності лише по одному каналу, а тому, при потребі регулювання потужності кількох каналів потрібно використовувати кілька однакових пристроїв. Окрім сказаного, оперування аналоговим сигналом спричиняє утворен ню похибок при перетворюванні сигналів. У основу пропонованої корисної моделі поставлено задачу створення такого регулятора потужності, який би дозволив збільшити кількість каналів регулювання шляхом використання одного процесора та суто цифрової обробки сигналу у пристрої при підтриманні якості вихідного параметру на рівні аналогового сигналу. Поставлена задача вирішується у пропонованому пристрої, який, як і відомий регулятор потужності, містить лічильник, схему одновібратора, керований вентиль та пристрій порівнювання кодів, а, відповідно до пропозиції, пристрій порівнювання кодів виконаний у вигляді процесора з можливістю виконання функції порівнювання і оперативної корекції запису кодів до лічильника, а також синхронізації з частотою електромережі, виконаного по входу переривання (INT), а регулятор потужності доповнений лічильниками, керованими вентилями, узгоджувальними пристроями О о 4499 напруги зворотного зв'язку та схемами одновібраторів по кількості каналів, багатоканальним вимірювальним пристроєм, інтегратором та компаратором для вимірювання за принципом двотактного інтегрування, при цьому вхід регулятора потужності - послідовний інтерфейс (TxD, RxD) процесора, призначений для подання на нього сигналу завдання по кожному каналу, входи всіх лічильників підключені до шини даних процесора, тактовий вхід кожного лічильника підключений до тактового виходу процесора, виходи лічильників підключені через відповідні схеми одновібраторів до входів відповідних керованих вентилів, виходи яких є виходами регулятора потужності, призначеними для підключення до них навантаження, а кожний вхід багатоканального вимірювального пристрою призначений для подання на нього через узгоджувальний пристрій напруги зворотного зв'язку з навантаження або напруги з виходу перетворювача неелектричного параметра. Суть корисної моделі пояснюється графічними матеріалами. На Фіг.1 показана функціональна схема регулятора потужності. На Фіг.2 показані діаграми роботи пристрою U,=F(T). Пропонований пристрій - регулятор потужності - містить лічильник 1, схему одновібратора 2, керований вентиль 3 та пристрійпорівнювання кодів 4. Пристрій порівнювання кодів виконаний у вигляді процесора 4 з можливістю виконання функції порівнювання і оперативної корекції запису кодів до лічильника 1, а також синхронізації з частотою електромережі, виконаним по входу переривання (INT). У якості процесора 4 використана однокристальна мікро-ЕВМ серії К1816. Лічильник 1 є багатоканальним і виконаний на базі мікросхеми серії КР580ВИ53. Кількість лічильників 1, керованих вентилів 3, узгоджувальних пристроїв напруги зворотного зв'язку 5 та схем одновібраторів 2 дорівнює кількості каналів. Багатоканальний вимірювальний пристрій 6 містить інтегратор 7 та компаратор 8 для вимірювання за принципом двотактного інтегрування. Вхід регулятора потужності - послідовний інтерфейс (TxD, RxD) процесора 4, призначений для подання на нього сигналу завдання по кожному каналу. Всі лічильники 1 з'єднані з процесором 4 шиною даних (D). Для вибору лічильника процесором (при звертанні по шині даних) існує адресна шина (А). Тактовий вхід кожного лічильника 1 підключений до тактового виходу процесора 4. Виходи лічильників 1 підключені через відповідні схеми одновібраторів 2 до входів відповідних керованих вентилів 3, виходи яких є виходами регулятора потужності, призначе ними для підключення до них елементів навантаження 9. Кожний вхід багатоканального вимірювального пристрою 6 призначений для подання на нього через узгоджувальний пристрій 5 напруги зворотного зв'язку з елемента навантаження 9. Пропонований пристрій працює так. Багатоканальний вимірювальний пристрій 6, що містить інтегратор 7 та компаратор 8, перетворює нефільтрований сигнал зворотного зв'язку (постійного струму) в пропорційний інтервал часу, який вимірюється внутрішнім таймером процесора 4. Таким чином процесор 4 одержує неспотворене значення сигналу безпосередньо в цифровій формі. Через вхід багатоканального вимірювального пристрою 6, що має нульовий потенціал, вимірюються наведені шумові сигнали та дрейф нуля для подальшої їх компенсації в корисному сигналі. Номер каналу для вимірювання виставляється процесором 4 по шині N. Вимірювання сигналів зворотного зв'язку виконується циклічно, синхронно з частотою електромережі (50Гц). Одержані значення параметрів зворотного зв'язку, що містяться в оперативній пам'яті процесора 4, також циклічно порівнюються з заданими параметрами по кожному каналу окремо. Результат порівняння обробляється відповідно до алгоритму регулювання, а корекція вноситься в масив уставок для лічильників 1. З приходом сигналу переривання на вхід І NT згідно з уставками підготовленого масиву виконується запуск лічильників 1 тих каналів, навантаження 9 яких з'єднані з фазою А (по цій фазі ведеться синхронізація). Другим внутрішнім таймером процесора 4 період змінного струму електромережі ділиться на шість частин, кожна з яких є точкою відліку для запуску лічильників 1 інших каналів, навантаження 9 яких з'єднані з фазами В та С Після запуску лічильників 1 у подальшому формуванні фазового інтервалу для включення керованих вентилів 3 процесор 4 участі не бере, тому його програмний час може бути реалізований на виконання алгоритмів математичної обробки сигналів з метою подальшого підвищення якості регулювання, незалежно від кількості каналів. Після закінчення заданого процесором 4 інтервалу на виході кожного лічильника 1 формується запускаючий фронт для одновібратора 2, який включає відповідний керований вентиль 3. Навантаження названого каналу одержує кількість енергії від електромережі, відповідно принципу імпульсно-фазового управління. Формування управляючих сигналів першого та третього каналів, навантаження яких умовно підключено до фаз А та В, зображено на діаграмах (Фіг.2). 4499 *-Ч » Mf І V V Фіг. 2 Комп'ютерна верстка Н Лисенко Підписне Тираж 37 прим Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул Урицького, 45, м Київ, МСП, 03680, Україна ДП "Український інститут промислової власності", вул Глазунова, 1, м Київ-42, 01601