Пристрій для виконання арифметичних операцій

Пристрій для виконання арифметичних операцій, що містить вхідні і вихідний регістри, схему керування, який відрізняється тим, що пристрій додатково містить сумісний повний дешифратор, чотири шифратори, адресні входи шифраторів з'єднані з адресними виходами сумісного дешифратора, входи дешифратора з'єднані з виходами двох вхідних регістрів, а кодові виходи чотирьох шифраторів з'єднані з входами вихідного регістра, а чотири виходи схеми керування з'єднані з керуючими входами шифраторів. Передбачуваний винахід відноситься до обчислювальної техніки і призначений для виконання арифметично-логічних операцій. Відомий пристрій для виконання операцій ділення [див. с. 110-111. рис. 4.13, К.Г. Самофалов, A.M. Романкевич, Β.Η. Валуйский, и др. Прикладная теория цифровых автоматов. К.: "Вища школа", 1987], до складу якого входять два вхідних регістри, для дільника і діленого, суматор входи якого з'єднані з виходами регістра дільника, блок керування, виходи якого з'єднанні з суматором і регістрами, також до складу пристрою ще входить блок інверсії цифр, вхід якого з'єднаний з виходом суматора, а другий вхід з'єднаний з виходом блока керування, вихід блока з'єднаний з входом регістра частки. Недоліком пристрою є мала швидкодія при виконання операцій ділення. Відомий пристрій для виконання арифметичних операцій додавання і віднімання [див. с. 372373. Уильям Столлингс, Структурная организация и архитектура компьютерных систем, 5-е издание: Перевод с английского, Издательский дом "Вилъ ямс", 2002. 896с.], до складу якого входять два вхідні регістри, суматор, вентиль "додавання/віднімання", флаг переповнення, схема заперечення кода. При цьому вихід першого регістра з'єднаний з першим входом суматора, а вхід цього регістра з'єднаний з виходом суматора. А перший вихід др угого регістра з'єднаний з входом вентиля "додавання/віднімання", другий вихід другого регістра з'єднаний з входом схеми заперечення кода, а вихід схеми з'єднаний з другим входом вентиля "додавання/віднімання", а вихід вентиля з'єднаний з другим входом суматора, а третій вхід суматора з'єднаний з виходом флага переповнення. Результат виконання операції передається в один із регістрів або в третій ви хідний регістр. Основним недоліком цього пристрою є мала швидкодія при виконанні арифметичних операцій додавання і віднімання. Відомий пристрій для виконання арифметичної операції множення, який більш близький по своїй суті до запропонованого і прийнято за прототип [див. с. 374-375. Уильям Столлингс, Структурная организация и архитектура компьютерных (19) UA (11) 85568 (13) (21) a200604855 (22) 03.05.2006 (24) 10.02.2009 (46) 10.02.2009, Бюл.№ 3, 2009 р. (72) ТВЕРЕЗОВСЬКИЙ ВАСИЛЬ СЕМЕНОВИЧ, UA, ТВЕРЕЗОВСЬКА ЮЛІЯ ВАСИЛІВНА, U A (73) ХЕРСОНСЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ, UA (56) UA 75965, 15.11.2005 SU 1389520, 10.03.1997 RU 2055394, 27.02.1996 JP 60262277, 25.12.1985 SU 554537, 15.04.1977 RU 2047894, 10.11.1995 GB 1286098, 16.08.1972 JP 8007083, 12.01.1996 WO 8700313, 15.01.1987 JP 2006041960, 09.04.1970 JP 63182741, 28.07.1988 C2 1 3 85568 систем, 5-е издание. Перевод с английского. Издательский дом «Вильяме», 2002. - 896с.] до складу пристрою входять: суматор, схема керування зсувом і складанням, чотири регістри, два вхідних - регістр Μ для множеного і регістр Q для множника, третій - вихідний регістр А, в якому, з регістром Q і однорозрядному регістрі С, формується добуток, при цьому, суматор з'єднаний трьома входами з регістрами А і Μ та схемою керування, а своїми двома виходами суматор з'єднаний з регістром А і С, а схема керування чотирма виходами з'єднана з суматором та регістрами Q, А і С, а регістр Q виходом з'єднаний з схемою керування, а своїм входом з'єднаний з виходом регістра А, який своїм входом з'єднаний з регістром С. Недоліком пристрою є мала швидкодія при виконанні операції множення. Задачею даного технічного рішення є створення пристрою для виконання арифметичних операцій, конструктивні особливості якого забезпечили б можливість виконання арифметичних операцій множення, ділення, додавання і віднімання, з великою швидкодією. Рішення поставленої задачі досягаються тим, що пристрій для виконання арифметичних операцій, містить вхідні і вихідний регістри, схему керування, також містить сумісний повний дешифратор, чотири шифратори, адресні входи шифраторів з'єднані з адресними виходами сумісного дешифратора, входи дешифратора з'єднані з виходами двох вхідних регістрів, а кодові виходи чотирьох шифраторів з'єднані з входами вихідного регістра, а чотири виходи схеми керування з'єднані з керуючими входами шифраторів. У порівнянні з прототипом, особливості побудови схеми якого не забезпечують достатньо швидкодію виконання арифметичних операцій ізза використання великої кількості тактів зсуву і складання, згідно винаходу, введення в схему пристрою сумісного дешифратора і 4-х ши фраторів, дає можливість усунення вище названих тактів, що забезпечує високу швидкодію пристрою при виконанні арифметичних операцій. Функціональна схема пристрою, показана на кресленні. До складу пристрою входять: сумісний повний дешифратор 1; два вхідні регістри 2 і 3; чотири шифратори 4-7; вихідний регістр 8 і схема керування 9. Вхідні дані надходять на вхідні регістри 2, 3, далі дані надходять на входи сумісного дешифратора 1, який визначає вихідний адрес дешифратора, що залежить від вхідни х даних і представляє собою кодову одиницю. Адресний сигнал надходить на входи шифраторів 4-7. Схема керування 9 визначає вид арифметичної операції і потрібний шифратор з якого зчитують необхідний результат виконання арифметичної операції по визначеному адресу сумісним дешифратором. Результат арифметичної операції надходить на вхід вихідного регістра 8. 4 Наперед будується сумісний повний дешифратор, яким перетворюється p - розрядний сумісний двійковий код вхідних дво х регістрів на всі його сполучення в k - розрядний одиничний код, де p=m+n, k=2 p, m i n - кількість розрядів вхідних двох регістрів, в які заносяться вхідні дані множення, ділення, додавання і віднімання, повний сумісний дешифратор визначається за системою булевих функцій (1), ü ï z1 = x0 x1 x 2 · · · xm -1 xm y0 y1 · · · yn - 2 yn - 1 yn ï ï z3 = x0 x1 x 2 · · · xm -1 xm y0 y1 · · · yn - 2 yn - 1 yn ï ï · · · ï ï · · · ï (1) ý · · · ï zk - 3 = x0 x1 x 2 · · · x m- 1 x m y 0 y1 · · · yn - 2 yn -1 yn ï ï zk - 2 = x0 x1 x 2 · · · x m- 1 x m y 0 y1 · · · yn - 2 yn -1 y ï ï zk -1 = x0 x1 x 2 · · · x m- 1 x m y0 y1 · · · yn - 2 yn -1 y ï ï ï zk = x0 x1 x 2 · · · xm - 1 xm y0 y1 · · · y n - 2 yn -1 y þ z0 = x0 x1 x 2 · · · xm -1 xm y 0 y1 · · · yn - 2 yn -1 yn також наперед програмуються чотири шифратори для виконання арифметичних операцій множення, ділення, додавання та віднімання, при програмуванні шифратора для множення визначаються добутки Α1, Α2, А3 ,..., Ak-2 , Ak-1, Ak кожних комбінацій двох чисел, що описуються системою функцій (2) і заносяться добутки в шифратор по адресам відповідно системі функцій (1) - Z1, Z2, Z3,..., Z k-2, Z k-1 , Z k, при програмуванні шифратора для ділення визначаються частки від ділення В1, В2, В3 ,..., B k-2 , B k-1, B k, кожних комбінацій двох чисел, що описуються системою функцій (3) і заносяться частки в ü ï (x 0 x1 · · · x m- 1 x m) ´ ( y 0 y 1 · · · yn - 2 y n -1 y n ) = A 2 ï ï (x 0 x1 · · · x m- 1 x m) ´ ( y 0 y 1 · · · yn - 2 y n -1 y n ) = A 3 ï ï ï · · ï · · ý ï · · ï (x0 x1 · · · xm-1 xm ) ´ y0 y1 · · · yn - 2 yn -1 yn = Ak - 2 ï ï (x0 x1 · · · xm-1 xm ) ´ y0 y1 · · · yn - 2 yn -1 yn = Ak -1 ï ï (x0 x1 · · · xm-1 xm ) ´ (y0 y1 · · · yn - 2 yn -1 yn ) = A k ï þ (x 0 x1 · · · x m- 1 x m) ´ ( y 0 y 1 · · · yn - 2 y n -1 y n ) = A1 ( ( (2) ) ) (x 0 x1 · · · xm -1 xm ) : (y0 y1 · · · yn- 2 yn-1 yn ) = B1 (x 0 x1 · · · xm -1 xm ) : (y0 y1 · · · yn- 2 yn-1 yn ) = B2 (x 0 x1 · · · xm -1 xm ) : (y0 y1 · · · yn- 2 yn-1 yn ) = B3 ü ï ï ï ï ï ï · · ï · · ý ï · · ï (x0 x1 · · · xm- 1 xm ) : y0 y1 · · · yn - 2 yn - 1 yn = Bk - 2 ï ï ï (x0 x1 · · · xm- 1 xm ) : y0 y1 · · · yn - 2 yn - 1 yn ï (x0 x1 · · · xm- 1 xm ) : ( y0 y1 · · · yn - 2 yn -1 yn ) ï þ ( ( ) ) (3) 5 85568 (x0 x1 · · · xm-1 xm )+ (y0 y1 · · · yn - 2 yn -1 yn ) = C1 (x0 x1 · · · xm-1 xm )+ (y0 y1 · · · yn - 2 yn -1 yn ) = C2 (x0 x1 · · · xm-1 xm )+ (y0 y1 · · · yn - 2 yn -1 yn ) = C3 ü ï ï ï ï ï · · ï ï · · ý ï · · ï (x0 x1 · · · xm -1 xm ) + y0 y1 · · · yn - 2 yn -1 yn = Ck -2 ï ï (x0 x1 · · · xm -1 xm ) + y0 y1 · · · yn - 2 yn -1 yn = Ck -1 ï ï (x0 x1 · · · xm -1 xm ) + (y0 y1 · · · yn - 2 yn -1 yn ) = Ck ï þ ( ( (4) ) ) (x0 x1 · · · xm- 1 xm ) - (y0 y1 · · · yn -2 yn -1 yn ) = D1 (x0 x1 · · · xm- 1 xm ) - (y0 y1 · · · yn -2 yn -1 yn ) = D2 (x0 x1 · · · xm- 1 xm ) - (y0 y1 · · · yn -2 yn -1 yn ) = D3 ü ï ï ï ï ï · · ï ï · · ý ï · · ï (x0 x1 · · · xm -1 xm ) - y0 y1 · · · yn - 2 yn -1 yn = Dk - 2 ï ï (x0 x1 · · · xm -1 xm ) - y0 y1 · · · yn - 2 yn -1 yn = Dk -1 ï ï (x0 x1 · · · xm -1 xm ) - (y0 y1 · · · yn - 2 yn- 1 yn ) = Dk ï þ ( ( (5) ) ) шифратор по адресам відповідно системі функцій (1) Ζ1, Ζ2, Z3,..., Z k-2, Z k-1 , Z k, при програмуванні шифратора для виконання операції додавання визначаються суми від додавання С 1, С2, С3,..., C k2, C k-1 , C k, кожних комбінацій двох чисел, що описуються системою функцій (4) і заносяться суми в шифратор по адресам відповідних системі функцій (1) Ζ1, Z2, Z 3,..., Z k-2 , Z k-1, Z k, - при програмуванні шифратора для виконання операції віднімання визначаються різниці віднімання D1, D2, D3 ,..., D k-2, Dk-1, D k, кожних комбінацій двох чисел, що описуються системою функцій (5) і заносяться різниці в шифратор, по адресам відповідно системі функцій (1) Ζ1, Z2, Z 3,..., Z k-2 , Z k-1, Z k, при виконанні арифметичних операцій відповідні вихідні одиничні коди дешифратора, що описуються системою булевих функцій (1), комутують з входами відповідних шифраторів, що описуються системою функцій (2),..., (5), і зчитуються з відповідних виходів шифраторів результати виконання арифметичних операцій. Швидкодії арифметичних пристроїв порівнюються при виконанні операції множення, яка забирає значно більше часу других арифметичних операцій і зустрічається приблизно в 10 раз частіше інших арифметичних операцій. Для відомого пристрою згідно прототипу можна записати 6 Т1=n(t1+t 2), де Т1 - час виконання операції відомого пристрою; n - кількість розрядів вхідних даних; t1 - час виконання однієї операції зсуву; t2 - час виконання операції одного суматора; наприклад, при n - 16 розрядів і t1»t2=t, швидкодія відомого пристрою Т1=32t. В запропонованому пристрої кожна арифметична операція виконується за один такт t, тобто Т2»t£Т1, де Т 2 - час виконання операції запропонованого пристрою. Із приведеного прикладу виходить, що швидкодія запропонованого пристрою в 32 рази вища відомого пристрою. При односходинковому способі побудови дешифратора забезпечується максимальна швидкодія, але вимагається більше витрат устаткування. Мінімальну кількість устаткування забезпечуються багатосходинковим дешифратором, тривалість операції дешифрування при цьому зростає пропорційно числу сходинок. Але там, де необхідно мати високу швидкодію, перевагу віддають дешифратору односходинковому, особливо коли обмежені, в деякому інтервалі, розрядності вхідних даних, тоді відпадає необхідність в побудові повного дешифратора і можна обійтись не повним і односходинковим. Для виконання математичних операцій з однією змінною використовується один дешифратор, а шифратори для кожної операції програмуються окремо. Для зменшення витрат устаткування при виконанні арифметичних операцій множення і додавання визначаються більший (або менший) з співмножників та більший з додатків і заносяться в один визначений вхідний регістр, також ділене і дільник, від'ємник і віднімач, заносяться окремо в визначені вхідні регістри. З приведеного порівняння швидкодії виконання математичної операції слідує, що швидкодія запропонованого пристрою значно перевищує швидкодії відомих пристроїв. Таким чином запропонований пристрій виконання арифметичнологічних операцій забезпечує значно більшу швидкодію що обумовлює його широке промислове застосування в комп'ютерах та інших обчислювальних приладах і системах. 7 Комп’ютерна в ерстка В. Клюкін 85568 8 Підписне Тираж 28 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601