Помножувач частоти з плавним регулюванням

Реферат: Помножувач частоти з плавним регулюванням складається з генератора опорної частоти, лічильника імпульсів, регістра, компаратора, дільника, що регулюється, формувача коротких імпульсів, при цьому вихід генератора опорної частоти поєднано з другим входом дільника, що регулюється, вихід лічильника імпульсів поєднано з першим входом регістра, вихід якого поєднано з першим входом компаратора, вихід формувача коротких імпульсів поєднано з другим входом лічильника імпульсів, другим входом регістра. Введено блок регулюючого дільника (2), на вхід якого подається вихід генератора опорної частоти, а вихід поєднано з першим входом лічильника імпульсів, та реверсивний лічильник, на перший вхід якого подано вихід компаратора, на другий вхід подано вихід формувача коротких імпульсів, а вихід якого поєднано з першим входом блока регулюючого дільника (1) та другим входом компаратора. UA 121449 U (12) UA 121449 U UA 121449 U 5 10 15 20 25 30 35 40 45 50 55 Корисна модель належить до галузі техніки радіорелейного зв'язку і може бути використана в системах автоматики та телемеханіки, а також в апаратурі радіорелейних станцій зонових систем зв'язку як формувач сітки стабільних частот, що задаються програмним способом. Відомий аналог (Патент SU № 1238194 АІ СРСР, МПК H04L 7/02, Опубл. 15.06.86, Бюл.№ 22, "Умножитель частоты"), що містить послідовно з'єднані генератор опорної частоти, дільник частоти, підсумовуючий лічильник, буферний регістр і керований дільник частоти, лічильний вхід якого з'єднаний з виходом генератора опорної частоти, і послідовно з'єднаний диференційний ланцюг і елемент затримки. Робота помножувача частоти здійснюється по двох незалежних циклах. У першому циклі формується код періоду вхідної частоти. У другому циклі синтезується вихідна частота з частоти генератора опорної частоти за кодом виміряного періоду. При цьому управління першим циклом здійснюється в паузі між імпульсами, а управління другим циклом - по передньому фронту імпульсу. Недоліком аналога є обмежені функціональні можливості. Найближчий аналог (Патент SU № 359 СРСР, МПК Н03В 19/00 Н03К 5/156, Опубл. 30.04.1993, Бюл. № 1, "Умножитель частоты"), що містить помножувач частоти, що розширює функціональні можливості імпульсного помножувача частоти шляхом виділення та помноження екстремальних значень вхідної частоти. В початковому стані (після включення живлення) лічильник імпульсів і перший регістр зберігання обнулені, другий регістр зберігання встановлений в одиничний стан, а тригер обнулений. На вхід блока синхронізації подаються імпульси частот з виходу генератора опорної частоти. На першому виході блока формуються прив'язані до тактової сітки генератора опорної частоти короткі імпульси управління, що відповідають кожному початку періоду вхідного сигналу, який надходить на перший регістр, зберігання і здійснює перезапис вмісту лічильника імпульсів в регістр. Цей же імпульс управління, що пройде через елемент затримки, відповідно до циклу безперервної роботи помножувача, обнулює лічильник імпульсів. З початком наступного періоду формувач коротких імпульсів знову формує прив'язаний до тактової сітки генератора короткий імпульс управління, який здійснює перезапис вмісту лічильника в регістр. Відповідно до циклу безперервної роботи помножувача по приходу імпульсу управління з формувача через елемент І відбувається перезапис інформації з лічильника в другий регістр. При цьому на входи пристрою порівняння будуть надходити код періоду N, з виходу другого регістра і код поточного періоду Ni+1, що надходить з лічильника, значення якого змінюється від 0 (момент обнуления лічильника) до Ni+1 (в момент закінчення перезапису вмісту лічильника в обидва регістра). Недоліки найближчого аналога полягають у відсутності плавного регулювання та наявності різкої зміни частоти у вигляді "стрибків". В основу корисної моделі поставлена задача у створенні помножувача частоти з плавним регулюванням, де шляхом введення реверсивного лічильника та дільника, що регулюється забезпечується плавне регулювання частоти, уникаючи різких "стрибків". Поставлена задача вирішується тим, що у помножувач частоти з плавним регулюванням, що складається з генератора опорної частоти, лічильника імпульсів, регістра, компаратора, дільника, що регулюється, формувача коротких імпульсів, при цьому вихід генератора опорної частоти поєднано з другим входом дільника, що регулюється, вихід лічильника імпульсів поєднано з першим входом регістра, вихід якого поєднано з першим входом компаратора, вихід формувача коротких імпульсів поєднано з другим входом лічильника імпульсів, другим входом регістра, згідно з корисною моделлю, введено блок регулюючого дільника (2), на вхід якого подається вихід генератора опорної частоти, а вихід поєднано з першим входом лічильника імпульсів, та реверсивний лічильник, на перший вхід якого подано вихід компаратора, на другий вхід подано вихід формувача коротких імпульсів, а вихід якого поєднано з першим входом блока регулюючого дільника (1), та другим входом компаратора. Приклад дії запропонованого пристрою. Суть корисної моделі пояснюється кресленням, де на фіг. 1, де 1 - генератор опорної частоти, 2 - блок регулюючого дільника (2), 3 - лічильник імпульсів, 4 - регістр, 5 - компаратор, 6 - реверсивний лічильник, 7 - блок регулюючого дільника (1), 8 - формувач коротких імпульсів, при цьому вихід генератора опорної частоти 1 з'єднано з другим входом блока регулюючого дільника7 (1) та через блок регулюючого дільника 2 (2) 2 з першим входом лічильника імпульсів 3, вихід якого поєднано з першим входом регістра 4, вихід якого поєднано з першим входом компаратора 5, вихід якого з'єднується з першим входом реверсивного лічильника 6, вихід якого з'єднано з другим входом компаратора 5 та першим входом блока регулюючого дільника 7 (1), вихід формувача коротких імпульсів 8 поєднано з другим входом лічильника імпульсів 3, другим входом регістра 4 та другим входом реверсивного лічильника 6. 1 UA 121449 U 5 10 15 20 Пристрій працює таким чином, як вказано на фіг. 2. Спочатку формуються вхідні імпульси по початку або по кінцю на формувачі коротких імпульсів 8. Генератор опорної частоти 1 генерує частоту fbx, яка свідомо більша ніж вхідна. На блоці регулюючого дільника 2 (2) формується частота fbx/N, де N - заданий коефіцієнт. Лічильник імпульсів 3 рахує імпульси з блока регулюючого дільника 2 (2) за період вхідного сигналу. Формувач коротких імпульсів 8 по сигналу спочатку виконує запис в регістр 4, а потім скидає значення лічильника імпульсів 3. Таким чином в регістрі 4 зберігається значення лічильника імпульсів 3. Компаратор 5 порівнює два значення, К1- теперішнє значення, пропорційне вхідному періоду, та К2 - значення з реверсивного лічильника 6. Якщо К1 більше ніж К2, то стан реверсивного лічильника 6 збільшується на 1, якщо К1 менше ніж К2, то стан реверсивного лічильника 6 зменшується на 1 по сигналу з формувача коротких імпульсів 8. Компаратор 5 порівнює два значення раз в період. Таким чином наближення відбувається плавно, без різких стрибків частоти. Отриманий К2 коефіцієнт впливає на блок регулюючого дільника 7 (1) і ми отримуємо fbx/K2, де К2 - число пропорційне вхідному періоду та обернено пропорційне вхідній частоті fbx, таким чином, чим більше вхідна частота, тим К2 менше та чим менше вхідна частота, тим К2 більше. Таким чином частота на виході fbx/K2 наближається до величини fbx*N і змінюється не скачками, а на невелике значення, тобто плавно. Технічний результат корисної моделі полягає в тому, що за рахунок введення блока регулюючого дільника і реверсивного лічильника, а також за рахунок нових взаємозв'язків, помножувач частоти з плавним регулюванням дозволяє виконувати плавне регулювання вихідної частоти f, номінальне значення якої у N разів більше вхідної частоти fBX. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 Помножувач частоти з плавним регулюванням, що складається з генератора опорної частоти, лічильника імпульсів, регістра, компаратора, дільника, що регулюється, формувача коротких імпульсів, при цьому вихід генератора опорної частоти поєднано з другим входом дільника, що регулюється, вихід лічильника імпульсів поєднано з першим входом регістра, вихід якого поєднано з першим входом компаратора, вихід формувача коротких імпульсів поєднано з другим входом лічильника імпульсів, другим входом регістра, який відрізняється тим, що введено блок регулюючого дільника (2), на вхід якого подається вихід генератора опорної частоти, а вихід поєднано з першим входом лічильника імпульсів, та реверсивний лічильник, на перший вхід якого подано вихід компаратора, на другий вхід подано вихід формувача коротких імпульсів, а вихід якого поєднано з першим входом блока регулюючого дільника (1) та другим входом компаратора. 2 UA 121449 U Комп’ютерна верстка О. Рябко Міністерство економічного розвитку і торгівлі України, вул. М. Грушевського, 12/2, м. Київ, 01008, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 3