Пристрій для вимірювання фазового часу затримки радіоімпульсних сигналів у широкому діапазоні частот

Реферат: UA 77120 U UA 77120 U 5 10 15 20 25 30 35 40 45 50 55 Корисна модель належить до галузі вимірювальної техніки і може бути використана в ультразвуковому неруйнівному контролі матеріалів, конструкцій та об'єктів, для визначення фазової швидкості УЗ коливань і відповідно визначення фізичних властивостей цих матеріалів (модуль Юнга та ін.), їх якості, залишкового ресурсу різних виробів, втоми та напруженості досліджуваних конструкцій. Найбільш близьким аналогом є пристрій, який реалізує спосіб вимірювання фазового часу проходження радіоімпульсних сигналів (див. Патент України на корисну модель №70199 від 25.05.2012 р.). Даний аналог включає пристрій вимірювання фазового часу проходження радіоімпульсних сигналів з дискретною ортогональною обробкою сигналів, який включає в себе один АЦП, блок формування радіоімпульсних сигналів, блок формування опорних цифрових ортогональних сигналів та цифровий блок обробки сигналів, які засинхронізовані від одного синхрогенератора, і який заснований на дискретизації вимірюваного сигналу, перетворенні його в цифрову форму і наступній цифровій обробці з метою знаходження синфазної (синусної) as й ортогональної (косинусної) ас складових цього сигналу, за якими обчислюється фазовий зсув: a   arctg s . Цей пристрій має високу точність, оскільки операція множення виконується на ac цифровому рівні. Недоліком цього пристрою є те, що вимірювання проводиться лише на одній фіксованій частоті, що суттєво обмежує область використання даного пристрою. В основу пристрою було покладено задачу розширення частотного діапазону вимірювальних сигналів за рахунок використання блока синтезатора частоти, яким керує блок керування, та введенням блоків регістра та суматора, за допомогою яких блоком керування синхронно зі зміною частоти вимірювального сигналу здійснюється зміна частоти опорного (синусного та косинусного) цифрового сигналу. Поставлена задача вирішується тим, що пристрій для вимірювання фазового часу затримки радіоімпульсних сигналів у широкому діапазоні частот, що містить блок керування, з'єднаний з блоком обробки інформації, цифровий відліковий пристрій, аналогово-цифровий перетворювач (АЦП), вхід якого приєднаний до виходу аналогового мультиплексора (АМХ), на входи якого подаються сигнали з об'єкту контролю (ОК) та блока формування радіоімпульсних сигналів, який містить послідовно з'єднані генератор синхросигналів частоти дискретизації, подільник частоти, формувач імпульсів та модулятор, до другого входу якого підключений вихід цифрового синтезатору частоти синусоїдального сигналу, вхід якого разом із входом дискретизації АЦП з'єднаний з генератором синхросигналів частоти дискретизації, вихід якого також підключено до входів синхронізації блока обробки і помножувачів, вихід модулятора підключено до входу ОК, виходи АЦП з'єднані з першими входами цифрових помножувачів кодів П1 та П2 другі входи яких з'єднані з виходами постійних запам'ятовуючих пристроїв синусоїдального (ПЗП1) та косинусоїдального (ПЗП2) сигналів, виходи П1 та П2 з'єднані з блоком обробки інформації (БО), який відрізняється тим, що в нього додатково введені суматор та регістр, причому блок керування підключено до цифрового входу управління синтезатором частоти, до цифрового відлікового пристрою, до входу управління аналоговим мультиплексором та до одного із входів суматора, вихід якого з'єднаний зі входом регістра, сигнал з виходу якого подається на адресні входи ПЗП 1 та ПЗП2 та на другий вхід суматора, вхід синхронізації регістра з'єднано також з генератором синхросигналів частоти дискретизації. На кресленні зображена структурна схема пристрою: 1 (Г0) - генератор сигналів частоти дискретизації, 2 (ФІ) - формувач імпульсів, 3 (М) модулятор, 4 (ПЧ) - подільники частоти, 5 (АМХ) - аналоговий мультиплексор, 6 (СЧ) синтезатор частоти, 7 (ОК) - об'єкт контролю, 8 (АЦП) - аналого-цифровий перетворювач, 9 () суматор, 10 (RG) - регістр, 11 (ПЗП1) і 12 (ПЗП2) - постійні запам'ятовуючі пристрої синусоїдального та косинусоїдального сигналів відповідно, 13 (П1) і 14 (П2) - помножувачі цифрових сигналів, 15 (БО) - блок обчислення, 16 (БК) - блок керування, 17 (ЦВП) - цифровий відліковий пристрій. Принцип роботи пропонованого пристрою полягає в наступному: З генератора синхросигналів 1 (Г0) подають імпульси на блок формування радіоімпульсних сигналів, який складається з: 4 (ПЧ) - подільника частоти, 2 (ФІ) - формувача імпульсів, 3 (М) - модулятора, 6 (СЧ) - синтезатора частоти, на виході якого формують випромінюючі радіоімпульси з кратною до частоти синхросигналів частотою заповнення (виконується за допомогою синтезатора частоти СЧ, наприклад типу DDS), а також кратним періодом посилок до періоду заповнення (виконується за допомогою ПЧ та ФІ). Подільник частоти 4 (ПЧ) виконує зменшення частоти і таким чином формує частоту посилок радіоімпульсів. Формувач імпульсів 2 (ФІ) задає період проходження імпульсів. На виході синтезатора частоти 6 (СЧ) формують періодичний 1 UA 77120 U 5 10 15 20 25 синусоїдальний сигнал, який подається на модулятор 3 (М). З модулятора готовий радіоімпульс подають на об'єкт контролю 7 (ОК). Вимірювання виконується за два етапи. На першому етапі проводять вимірювання початкової фази випромінюваного сигналу, а на другому етапі визначають фазу вимірюваного сигналу. На першому етапі випромінюваний радіоімпульсний сигнал через аналоговий мультиплексор 5 (АМХ), керований блоком керування 16 (БК), подають на вхід 8 (АЦП), який перетворює випромінюваний радіоімпульсний сигнал в цифрову форму, звідки його подають на перші входи цифрових перемножувачів 13 (П 1) і 14 (П2). Блок формування опорного сигналу складається із блоків суматора 9, регістра 10 та двох ПЗП 1 (11) і ПЗП2 (12). Коди з ПЗП1 і ПЗП2, в яких відповідно зберігають значення синусної та косинусної складових випромінюваного сигналу, синхронно з кодами вибірок АЦП подають відповідно на другі входи цифрових помножувачів цифрових сигналів відповідно 13 (П 1) и 14 (П2). Цифрові помножувачі окремо виконують операції множення вибірок випромінюваного сигналу від АЦП на коди складових опорного (Sin, Cos) цифрового сигналу, які одночасно синхронно подають на їх відповідні цифрові входи, результати з помножувачів надходять до блока обчислення 15 (БО), де виконують фільтрацію отриманих сигналів та розраховують абсолютне значення фази випроміненого радіосигналу i . На другому етапі по команді блока керування переключають АМХ в друге положення і на вхід АЦП подають вимірюваний сигнал з виходу ОК і аналогічно першому етапу в БО розраховують абсолютне значення фази вимірювального сигналу e тільки в той момент часу, коли значення коду з АЦП перевищить поріг його виявлення, тобто БО окрім фільтрації отриманих сигналів та обчислення абсолютних значень фази і фазового зсуву отриманого вимірювального сигналу і розрахунку фазового часу затримки, виконує також функцію порогового фільтра. Причому перший етап визначення початкової фази випромінюваного сигналу проводять одноразово в залежності від типу досліджуваного об'єкту контролю, тому що фаза випромінюваного сигналу синхронізована з частотою дискретизації АЦП фактично завжди фіксована і може змінюватись в невеликих межах від зміни типу об'єкту контролю, тобто вхідного реактивного опору. Потім в блоці керування фазовий час проходження радіоімпульсних сигналів обчислюють згідно виразу:   e  i , де i - значення фази  30 35 40 45 випромінюваного опорного сигналу в межах від 0 до 2; e - абсолютне виміряне значення фази вимірюваного сигналу в межах від 0 до 2 в момент часу, коли значення коду з АЦП перевищить поріг його виявлення;  - частота сигналу. Результат вимірювання з блока керування БК виводять на цифровий відліковий пристрій. По команді (програмно або з клавіатури) БК з'єднаного зі входом керування синтезатора частоти а також з одним із входів суматора синхронно змінюють частоту випромінюваного радіоімпульсного сигналу (в блоці (6) СЧ), та відповідно опорного сигналу. Блок керування може бути виконаним на базі мікроконтролера типу AVR сімейства Mega, а керованим (мікроконтролером) синтезатором може бути наприклад синтезатор типу DDS фірми Analog devices AD-9834. Зміна частоти опорного сигналу відбувається за рахунок того, що з ПЗУ з частотою дискретизації АЦП може зчитуватись кожна комірка зі значеннями синусоїдального або косинусоїдального сигналів, якщо на один із входів суматора з блока керування буде подаватись одиниця, то цифровий сигнал на виході ПЗУ представлений в вигляді окремих відліків буде мати мінімальну частоту. Якщо з блока керування на підключений до нього вхід суматора буде заведено число, наприклад, п'ять, то на виході ПЗУ цифровий сигнал буде представлений в вигляді окремих відліків з частотою дискретизації АЦП, але це буде кожен п'ятий відлік, записаний в ПЗУ (в даному випадку), тому частота вихідного сигналу відповідно зросте вп'ятеро, бо при тій же частоті відліків їх кількість зменшиться вп'ятеро. Таким чином, змінюючи число на вході суматора, підключеного до блока керування, можна змінювати частоту опорного сигналу. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 50 55 Пристрій для вимірювання фазового часу затримки радіоімпульсних сигналів у широкому діапазоні частот, що містить блок керування, з'єднаний з блоком обробки інформації, цифровий відліковий пристрій, аналогово-цифровий перетворювач (АЦП), вхід якого приєднаний до виходу аналогового мультиплексора (АМХ), на входи якого подаються сигнали з об'єкту контролю (ОК) та блока формування радіоімпульсних сигналів, який містить послідовно з'єднані генератор синхросигналів частоти дискретизації, подільник частоти, формувач імпульсів та модулятор, до другого входу якого підключений вихід цифрового синтезатора частоти синусоїдального сигналу, вхід якого разом із входом дискретизації АЦП з'єднаний з 2 UA 77120 U 5 10 генератором синхросигналів частоти дискретизації, вихід якого також підключено до входів синхронізації блока обробки і помножувачів, вихід модулятора підключено до входу ОК, виходи АЦП з'єднані з першими входами цифрових помножувачів кодів П 1 та П2, другі входи яких з'єднані з виходами постійних запам'ятовуючих пристроїв синусоїдального (ПЗП 1) та косинусоїдального (ПЗП2) сигналів, виходи П1 та П2. з'єднані з блоком обробки інформації (БО), який відрізняється тим, що в нього додатково введені суматор та регістр, причому блок керування підключено до цифрового входу управління синтезатором частоти, до цифрового відлікового пристрою, до входу управління аналоговим мультиплексором та до одного із входів суматора, вихід якого з'єднаний зі входом регістра, сигнал з виходу якого подається на адресні входи ПЗП1 та ПЗП2 та на другий вхід суматора, вхід синхронізації регістру з'єднано також з генератором синхросигналів частоти дискретизації. Комп’ютерна верстка С. Чулій Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 3