Квадратор

Реферат: Квадратор містить вхідну шину, лічильник, логічні елементи та регістр пам'яті, причому додатково введені розрядно-позиційні лічильники теоретико-числового базису ХаараКрестенсона, входи яких з'єднані з вхідною шиною, а виходи з'єднані з входами додатково введеного логічного модуля рандомізації, виходи якого з'єднані з першими додатково введеними виходами пристрою кодів квадратів у теоретико-числовому базисі ХаараКрестенсона і першими інформаційними входами регістра пам'яті, другий вхід якого з'єднаний з вхідною шиною, а виходи з'єднані з входами додатково введеного шифратора, виходи якого є другими виходами пристрою у вигляді двійкових кодів квадратів числа вхідних імпульсів у теоретико-числовому базисі Радемахера. UA 108333 U (12) UA 108333 U UA 108333 U 5 10 15 20 25 30 35 40 45 50 55 60 Квадратор належить до засобів обчислювальної техніки і може бути використаний при розробці дискретних пристроїв для задач статистичного аналізу та розробці високопродуктивних компонентів проблемно-орієнтованих спецпроцесорів у різних теоретикочислових базисах. Відомий аналог - квадратор [Грибок Н.И., Обуханич Р.-А.В. Квадратор // А.С. СССР № 475619. - Бюллетень № 24. - 1975], який містить вхідну шину, елемент затримки, лічильникрегістр, виходи якого порозрядно, через логічні ключі, підключені до накопичувача. Недоліком такого пристрою є низька швидкодія, яка обумовлена наявністю елемента затримки, що потребує дворазового виконання операції додавання n-розрядних двійкових кодів теоретико-числового базису Радемахера у 2n-розрядному накопичувачі з наскрізними переносами та дворазового запису кодів суми у регістрі пам'яті накопичувача. Відомий прототип - числоімпульсний множильний пристрій [Николайчук Я.М. Числоимпульсное множительное устройство // А.С. СССР № 754414.- Бюллетень № 29. - 1980], який містить вхідну шину, лічильник виходи якого порозрядно, через логічні ключі, підключені до накопичувача. Недоліком такого пристрою, який при однаковому числі імпульсів на вхідних шинах, виконує обчислення їх квадрата, є низька швидкодія та висока структурна складність. Низька швидкодія відомого пристрою обумовлена тим, що обчислювальні операції у пристрої виконуються у двійковій системі числення теоретико-числового базису Радемахера, що приводить до одноразового виконання наскрізних переносів у суматорі накопичувача та запису двійкових кодів у його регістрі пам'яті. Згідно зі структурою відомого пристрою-прототипу його часова складність та швидкодія, яка визначається сумарною затримкою сигналів після кожного вхідного імпульсу у послідовно з'єднаних компонентах пристрою визначається згідно з виразом: н=(л+к+р+с); де л=2υ - швидкодія переключення JK тригера синхронного двійкового лічильника; к=2υ швидкодія переключення логічних елементів логічних ключів, які складаються з двох послідовно включених логічних елементів І, АБО; р=2n·с, - швидкодія переключення D-тригера регістра накопичуючого суматора, де n - число розрядів лічильника, в якому формується двійковий код n вхідного унітарного коду з числом 2 імпульсів; к=(2+4)υ - часова затримка сигналів накопичуючого багаторозрядного суматора залежно від схеми його мікроелектронної реалізації на вентилях ПЛІС (υ - швидкодія переключення вентиля). Наприклад: мінімальна часова складність та машинна швидкодія відомого пристрою буде рівна: n=8: n=2+2+2+162+2=40; n=16: n=2+2+2+322+2=72. Висока структурна складність відомого пристрою, яка ускладнює його синтез та реалізацію на мікроелектронному кристалі обумовлена тим, що такий пристрій має нерегулярну структуру і містить різнотипні компоненти: лічильник на Т- або JK-тригерах, логічні ключі на елементах АБО та І, накопичувач на основі повних однорозрядних суматорів на елементах І, І-НІ, АБО та Виключне АБО, регістр пам'яті накопичувача на D-тригерах. Неоднорідність структури такого пристрою обумовлена тим, що даний пристрій при n максимальному числі імпульсів вхідного унітарного коду 2 має різну розрядність лічильника (n) та накопичуючого суматора (2n). Обмежені функціональні можливості відомого пристрою обумовлені тим, що вихідним кодом квадрата вхідного числа імпульсів є двійковий код системи числення базису Радемахера. Це не дозволяє його використати для подальшого швидкодіючого опрацювання даних у системі числення залишкових класів базису Хаара-Крестенсона. В основу корисної моделі поставлена задача вдосконалення, підвищення швидкодії, регулярності структури та розширення функціональних можливостей квадратора шляхом додаткового представлення числа імпульсів вхідного унітарного коду у модульній системі числення залишкових класів та додаткового введення логічного модуля рандомізації, шифратора та вихідної шини коду системи залишкових класів базису Крестенсона, що дозволяє додатково отримати код квадрата у базисі Радемахера-Крестенсона за 3 мікротакти та двійковий код квадрата у базисі Радемахера за 10 мікротактів після кожного вхідного імпульсу. Вдосконалення пристрою згідно з корисною моделлю досягається шляхом представлення вхідного числа імпульсів у модульному коді Хаара-Крестенсона, з його структури вилучений компонент з найнижчою швидкодією - накопичувач та найвищою структурною складністю двійковий суматор, з наскрізними переносами. Реалізація лічильника та накопичуючого суматора виконується на D-тригерах, а логічний ключ містить тільки логічний елемент АБО. 1 UA 108333 U 5 10 15 20 25 30 35 40 45 50 55 Поставлена задача вирішується завдяки тому, що квадратор містить вхідну шину, лічильник, логічні елементи та регістр пам'яті, згідно з корисною моделлю додатково введені розряднопозиційні лічильники теоретико-числового базису Хаара-Крестенсона, входи яких з'єднані з вхідною шиною, а виходи з'єднані з входами додатково введеного логічного модуля рандомізації, виходи якого з'єднані з першими додатково введеними виходами пристрою кодів квадратів у теоретико-числовому базисі Хаара-Крестенсона і першими інформаційними входами регістра пам'яті, другий вхід якого з'єднаний з вхідною шиною, а виходи з'єднані з входами додатково введеного шифратора, виходи якого є другими виходами пристрою у вигляді двійкових кодів квадратів числа вхідних імпульсів у теоретико-числовому базисі Радемахера. Корисна модель ілюструється кресленнями: на фіг. 1 показана структурна схема модульного лічильника системи числення залишкових класів теоретико-числового базису ХаараКрестенсона: Start - початкова установка D-тригерів модульного лічильника у стан "0", крім нульового тригера, який встановлюється в стан "1"; на фіг. 2 - приклад реалізації формування коду квадрата числа на виходах логічного модуля рандомізації у базисі Хаара-Крестенсона (Р=11); на фіг. 3 - структурна схема пристрою, де 1 - вхідна шина; 2 - модульний лічильник системи числення залишкових класів теоретико-числового базису Хаара-Крестенсона; 3 логічний модуль рандомізації; 4 - перша вихідна шина; 5 - регістр пам'яті; 6 - дешифратор; 7 друга вихідна шина. Пристрій працює наступним чином: Перед початком кожного циклу роботи квадратора всі D-тригери модульних лічильників пристрою, окремою мікрокомандою скидаються в "0", крім нульового тригера, який встановлюється в стан "1" (на структурній схемі не показано). При надходженні кожного імпульсу унітарного коду числа на вхідну шину (1) у модульних лічильниках (2) накопичуються коди залишків числа імпульсів у системі залишкових класів базису Хаара-Крестенсона, які надходять на входи відповідних логічних модулів рандомізації (3), на виходах яких формується код квадрата числа вхідних імпульсів у теоретико-числовому базисі Хаара-Крестенсона, який надходить на першу вихідну шину (4) та інформаційні входи регістра пам'яті (5), запис в який синхронізується імпульсами вхідної шини. З виходів регістра пам'яті отримані розряднопозиційні коди теоретико-числового базису Хаара-Крестенсона дешифруються шифратором (6), на виходах якого формуються двійкові коди квадратів вхідного числа імпульсів у теоретикочисловому базисі Радемахера, що є другою вихідною шиною пристрою (7). Приклад реалізації формування коду квадрата числа на виходах логічного модуля рандомізації (3) для Р=11 згідно з таблицею bi×bi=di (mod 11) 0×0-0 1×1=1 2×2=4 3×3=9 4×4=5 5×5=3 6×6=3 7×7=5 8×8=9 9×9=4 10×10=1. При проектуванні квадратора на ПЛІС використовується логічний модуль з повним числом логічних елементів АБО, які синтезуються як відповідні утиліти по кожному модулю Рi. Згідно із системою числення залишкових класів для однозначного представлення вхідного n числа імпульсів унітарного коду 2 повинна виконуватися умова: добуток взаємопростих модулів n Рi повинен бути рівний або більший 2 , що відповідає умові: сума двійкових розрядностей модулів Рi повинна бути на 1-2 розряди більша відносно розряду двійкового числа, яке підноситься до квадрата і представляє число імпульсів унітарного коду N у двійковій системі числення, де n=Ê[log2N], є знак цілочисельної функції з округленням до більшого цілого. Наприклад, при числі модулів Рi k=4. 2 UA 108333 U N n N n N n N n 5 10 100 7 128 7 256 8 65536 16 Р1 m1 9 4 9 4 9 4 129 8 Р2 m2 11 4 11 4 11 4 131 8 Р3 m3 13 4 13 4 13 4 137 8Р4 m4 15 4 15 4 17 5 263 9 2n+1 16 16 17 33 При іншому числі модулів системи залишкових класів k можуть застосовуватися інші набори взаємопростих модулів k, які відповідають вказаним умовам. При піднесенні до квадрата 512 розрядних двійкових чисел потрібно 101 десятибітний модуль Рi. При цьому швидкодія піднесення чисел до квадрата у базисі Хаара-Крестенсона не залежить від розрядності і в запропонованому пристрої виконується =3υ. Технічний результат: пристрій згідно з корисною моделлю характеризується підвищеною на 1-2 порядки швидкодією відносно до відомого прототипу, а також більш високою регулярністю структури за рахунок реалізації модульних синхронних лічильників на D-тригерах та логічного модуля рандомізації на елементах АБО. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 15 20 Квадратор, що містить вхідну шину, лічильник, логічні елементи та регістр пам'яті, який відрізняється тим, що додатково введені розрядно-позиційні лічильники теоретико-числового базису Хаара-Крестенсона, входи яких з'єднані з вхідною шиною, а виходи з'єднані з входами додатково введеного логічного модуля рандомізації, виходи якого з'єднані з першими додатково введеними виходами пристрою кодів квадратів у теоретико-числовому базисі ХаараКрестенсона і першими інформаційними входами регістра пам'яті, другий вхід якого з'єднаний з вхідною шиною, а виходи з'єднані з входами додатково введеного шифратора, виходи якого є другими виходами пристрою у вигляді двійкових кодів квадратів числа вхідних імпульсів у теоретико-числовому базисі Радемахера. 3 UA 108333 U Комп’ютерна верстка Л. Бурлак Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4