Пристрій для впорядкування чисел

Реферат: Пристрій для впорядкування чисел містить перший та другий лічильники, перший і другий блоки пам'яті, перший блок порівняння, перший і другий елементи АБО та комутатор. Вхід скидання пристрою підключено до входів скидання першого та другого лічильників, тактовий вхід пристрою підключено до синхровходів першого та другого лічильників. Інформаційні виходи яких підключено до адресних входів відповідно першого та другого блоків пам'яті, а виходи переповнення підключено до перших входів відповідно першого та другого елементів АБО, виходи яких підключено до входів блокування рахування відповідно першого та другого лічильників. Виходи першого та другого блоків пам'яті підключено відповідно до першого та другого інформаційних входів комутатора та підключено відповідно до першого та другого входів першого блока порівняння, вихід якого підключено до другого інверсного входу першого елемента АБО, другого входу другого елемента АБО та управляючого входу комутатора, вихід якого підключено до виходу пристрою. Введено регістр, другий блок порівняння та тригер. Вхід скидання пристрою підключено до входу скидання тригера, тактовий вхід пристрою підключено до синхровходів регістра та тригера. Вихід комутатора підключено до першого входу другого блока порівняння та інформаційного входу регістра, вихід якого підключено до другого входу другого блока порівняння, вихід якого підключено до інформаційного входу тригера, вихід якого підключено до контрольного виходу пристрою. UA 113078 U (54) ПРИСТРІЙ ДЛЯ ВПОРЯДКУВАННЯ ЧИСЕЛ UA 113078 U UA 113078 U 5 10 15 20 25 30 35 40 45 50 55 60 Запропонована корисна модель належить до обчислювальної техніки, а саме, до арифметичних цифрових пристроїв, і може бути використана в машинобудівних технологіях. Відомий пристрій для вибору чисел, який містить процесори, блоки пам'яті, блок керування та комутатор, при цьому виходи блоків пам'яті підключено до інформаційних входів комутатора, виходи якого підключено до перших входів процесорів, другі входи яких підключено до виходу блока керування [1]. Недоліки аналогу: вибір чисел не забезпечує їх впорядкування та не здійснюється контроль пристрою, що обмежує його функціональні можливості та достовірність функціонування, відповідно. Найбільш близьким до запропонованої корисної моделі по технічній суті та результату, що досягається, є пристрій для впорядкування чисел, який містить перший і другий лічильники, перший і другий блоки пам'яті, блок порівняння (перший блок порівняння), перший і другий елементи АБО та комутатор, при цьому тактовий вхід та вхід скидання підключено відповідно до синхровходів та входів скидання першого та другого лічильників, виходи переповнення яких підключено до перших входів відповідно першого та другого елементів АБО, виходи яких підключено до входів блокування рахування відповідно першого та другого лічильників, інформаційні виходи яких підключено відповідно до адресних входів першого та другого блоків пам'яті, виходи яких підключено відповідно до першого та другого інформаційних входів комутатора та відповідно до першого та другого входів (першого) блока порівняння, вихід якого підключено до другого інверсного входу першого елемента АБО, другого входу другого елемента АБО та управляючого входу комутатора, вихід якого підключено до виходу пристрою [2]. Недоліки найближчого аналога: пристрій не контролює впорядкованість вихідної послідовності чисел, що обмежує достовірність його функціонування. Задача корисної моделі - створення пристрою для впорядкування чисел, в якому шляхом введення регістра, другого блока порівняння та тригера забезпечено контроль впорядкованості вихідної послідовності чисел, що підвищує достовірність функціонування пристрою. Поставлена задача вирішується тим, що у пристрій для впорядкування чисел, що містить перший та другий лічильники, перший і другий блоки пам'яті, перший блок порівняння, перший і другий елементи АБО та комутатор, при цьому вхід скидання пристрою підключено до входів скидання першого та другого лічильників, тактовий вхід пристрою підключено до синхровходів першого та другого лічильників, інформаційні виходи яких підключено до адресних входів відповідно першого та другого блоків пам'яті, а виходи переповнення підключено до перших входів відповідно першого та другого елементів АБО, виходи яких підключено до входів блокування рахування відповідно першого та другого лічильників, виходи першого та другого блоків пам'яті підключено відповідно до першого та другого інформаційних входів комутатора та підключено відповідно до першого та другого входів першого блока порівняння, вихід якого підключено до другого інверсного входу першого елемента АБО, другого входу другого елемента АБО та управляючого входу комутатора, вихід якого підключено до виходу пристрою, згідно з корисною моделлю, введено регістр, другий блок порівняння та тригер, при цьому вхід скидання пристрою підключено до входу скидання тригера, тактовий вхід пристрою підключено до синхровходів регістра та тригера, вихід комутатора підключено до першого входу другого блока порівняння та інформаційного входу регістра, вихід якого підключено до другого входу другого блока порівняння, вихід якого підключено до інформаційного входу тригера, вихід якого підключено до контрольного виходу пристрою. Технічний ефект від запропонованого пристрою полягає в тому, що шляхом введення регістра, другого блока порівняння та тригера забезпечено контроль впорядкованості вихідної послідовності чисел, що підвищує достовірність функціонування пристрою. Підвищення достовірності функціонування пристрою можна оцінити наступним чином. Достовірність DП функціонування прототипу визначається ймовірністю Р безвідмовної роботи: DП = Р. Достовірність запропонованого рішення визначається за формулою: D П = Р + (1 -Р) РB, де РB - ймовірність виявлення помилки введеним контролем, тобто достовірність функціонування пристрою підвищується на величину DП = (1 -Р)РB. Помилка виявляється, якщо порушується впорядкованість вихідної послідовності чисел. У цих випадках DП = 1 - Р, тобто суттєво доповнює достовірність функціонування прототипу. Суть корисної моделі пояснюється кресленням на фіг. 1, де зображено пристрій для впорядкування чисел, що містить перший 1 та другий 2 лічильники, перший 3 та другий 4 блоки пам'яті, перший 5 та другий 10 блоки порівняння, перший 6 та другий 7 елементи АБО, комутатор 8, регістр 9, тригер 11, вхід R скидання, тактовий вхід С, вихід S та контрольний вихід К пристрою, при цьому вхід R пристрою підключено до входів R скидання лічильників 1 і 2 та 1 UA 113078 U 5 10 15 20 25 30 35 40 45 50 55 входу R скидання тригера 11, вхід С пристрою підключено до синхровходів С лічильників 1 і 2, регістра 9 та тригера 11; інформаційні виходи А лічильників 1 і 2 підключено до адресних входів блоків 3 та 4, відповідно, а виходи Р переповнення підключено до перших входів елементів АБО 6 та 7, відповідно, виходи яких підключено до входів V блокування рахування лічильників 1 та 2, відповідно, вихід блока 3 підключено до першого входу блока 5 та першого інформаційного входу комутатора 8, вихід блока 4 підключено до другого входу блока 5 та другого інформаційного входу комутатора 8, вихід блока 5 підключено до другого інверсного входу елемента АБО 6, другого входу елемента АБО 7 та управляючого входу Y комутатора 8, вихід якого підключено до виходу S пристрою, інформаційного входу D регістра 9 та першого входу блока 10; вихід регістра 9 підключено до другого входу блока 10, вихід якого підключено до інформаційного входу D тригера 11, вихід якого підключено до виходу К пристрою. На фіг. 2 показано часові діаграми роботи блоків пристрою, а саме, для входів R, С пристрою, виходів А та Р лічильників 1 та 2, що позначені як «СЧ 1 А», «СЧ 1 V», «СЧ 2 А», «СЧ 2 V» відповідно, блоків пам'яті 3, 4 та блока порівняння 5, що позначені як «БП 3», «БП 4» та «БС 5», відповідно, виходу S пристрою, виходів регістру 9 та блока порівняння 10, що позначені як «РГ 9» та «БС 10», а також виходу К пристрою. Числа, що зчитуються з блоків пам'яті БП 3 та БП 4 пронумеровано 1,2, ..., N та 1*, 2*, ..., N*, відповідно, де N та N* - обсяги блоків пам'яті (кількість чисел). Для прикладу числа приймають значення відповідно 5, 11, ..., 23 та 7, ..., 57, що впорядковані за зростанням їх величини. Пристрій працює у такий спосіб. На вхід R пристрою та відповідно на входи R скидання лічильників 1 і 2 та вхід R скидання тригера 11 подається сигнал, що встановлює лічильники 1 і 2 та тригер 11 у нульове значення. На вхід С пристрою та далі на синхровходи С лічильників 1 та 2, регістра 9 та тригера 11 подаються синхроімпульси, що тактують їх роботу. В блоках пам'яті 3 та 4 розміщено числа, що є впорядкованими за величиною значень у напрямку збільшення відповідно до зростання номера адреси. Лічильники 1 та 2 формують послідовність кодів адрес 0, 1, ..., N-1 та 0*, 1*, ..., N*-1, за якими з виходів блоків пам'яті 3 та 4 зчитуються підряд впорядковані числа. Вони подаються на перший та другий входи блока 5 і перший та другий інформаційні входи комутатора 8. На виходах Р переповнення лічильників 1 та 2 формується нульове значення, що переходить у одиничне значення на останньому коді N-1 та N*-1, відповідно. Ці значення подаються на перші входи елементів АБО 6 та 7 відповідно. Блок порівняння 5 формує одиничне значення, якщо з блока пам'яті 3 зчитується менше число, ніж з блока пам'яті 4, і нульове значення у противному випадку. Одиничне значення інвертується, проходячи елемент АБО 6 за інверсним другим входом при нульовому значенні на першому вході, та нульовим значенням на вході V блокування рахування дозволяє лічильнику 1 збільшити код адреси на одиницю. При цьому другий вхід елемента АБО 7 та його вихід приймають одиничне значення, що приходить на вхід V блокування рахування лічильника 2 та забороняє йому змінювати код на виході А. На останньому коді N-1 одиничне значення на виході Р переповнення лічильника 1 встановлює елемент АБО 6 у одиничне значення, що блокує подальше рахування, фіксуючи на виході лічильника 1 останній код N-1, а на виході блока пам'яті 3 - останнє число. Нульове значення з виходу блока порівняння 5 приходить на другий вхід елемента АБО 7 і встановлює нульове значення на його виході (при нульовому значенні на першому вході) та вході V блокування рахування лічильника 2, дозволяючи йому збільшити код адреси на одиницю. При цьому другий інверсний вхід елемента АБО 6 та його вихід приймають одиничне значення, що приходить на вхід V блокування рахування лічильника 1 та забороняє йому змінювати код на виході А На останньому коді N*-1 одиничне значення на виході Р переповнення лічильника 2 встановить елемент АБО 7 у одиничне значення, що заблокує подальше рахування, фіксуючи на виході лічильника 2 останній код N*-1, а на виході блока пам'яті 4 - останнє число. Комутатор 8 приймає значення з виходу блока порівняння 5 на вхід Y управління, вибирає з виходів блоків 3 та 4 найменше число та видає його на вихід S пристрою, забезпечуючи таким чином формування впорядкованої послідовності чисел. Послідовність чисел з виходу комутатора 8 подається на інформаційний вхід D регістра 9 та на перший вхід блока 10, при цьому значення на вході D регістра приймаються по передньому фронту синхроімпульсів. На другий вхід блока 10 приходять числа з виходу регістра 9. Блок 10 порівнює попереднє та наступне число послідовності. Значення на виході блока 10 дорівнює нулю якщо значення на першому вході не менше, ніж на другому, і одиниці в противному випадку. Результат порівняння 2 UA 113078 U 5 10 15 20 подається на інформаційний вхід D тригера 11, записується по задньому фронту синхроімпульса і видається на вихід К пристрою. Для наведеного прикладу на першому такті сигнал скидання на вході R пристрою встановлює виходи лічильників 1 і 2, а також тригера 11 у нульове значення. Сигнал на інформаційному вході D тригера 11 приймається по задньому фронту синхроімпульсів, тому вихід К пристрою має нульове значення. На виході комутатора 8 вибирається число 5, яке далі записується у регістр 9. На другому такті виконується порівняння перших двох чисел послідовності (5 та 7), нульове значення результату порівняння записується в тригер 11 та видається на вихід К пристрою. На третьому такті порівнюються друге та третє числа послідовності (7 та 4). Одиничне значення результату порівняння записується в тригер 11, який із затримкою на половину такту видає його на вихід К пристрою, показуючи виявлення помилки, тобто порушення впорядкованості послідовності. Пристрій може бути використаний для побудови обчислювальних систем, що виконують сортування числових даних. Джерела інформації 1. Мельник А.О. Архітектура комп'ютера. Наукове видання. - Луцьк: Волинська обласна друкарня, 2008. - 470 с, стор. 438, рис. 12.16; 2. Патент на корисну модель № 101606 Україна, МПК G06F 7/022 (2006.01). Пристрій для впорядкування чисел / О.В. Дрозд, С.А. Нестеренко, Ю.В. Дрозд, Д.В. Щербак. № u201502306; Заявлено 16.03.2015. Опубл. 25.09.2015, Бюл. № 18. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 Пристрій для впорядкування чисел, що містить перший та другий лічильники, перший і другий блоки пам'яті, перший блок порівняння, перший і другий елементи АБО та комутатор, при цьому вхід скидання пристрою підключено до входів скидання першого та другого лічильників, тактовий вхід пристрою підключено до синхровходів першого та другого лічильників, інформаційні виходи яких підключено до адресних входів відповідно першого та другого блоків пам'яті, а виходи переповнення підключено до перших входів відповідно першого та другого елементів АБО, виходи яких підключено до входів блокування рахування відповідно першого та другого лічильників, виходи першого та другого блоків пам'яті підключено відповідно до першого та другого інформаційних входів комутатора та підключено відповідно до першого та другого входів першого блока порівняння, вихід якого підключено до другого інверсного входу першого елемента АБО, другого входу другого елемента АБО та управляючого входу комутатора, вихід якого підключено до виходу пристрою, який відрізняється тим, що введено регістр, другий блок порівняння та тригер, при цьому вхід скидання пристрою підключено до входу скидання тригера, тактовий вхід пристрою підключено до синхровходів регістра та тригера, вихід комутатора підключено до першого входу другого блока порівняння та інформаційного входу регістра, вихід якого підключено до другого входу другого блока порівняння, вихід якого підключено до інформаційного входу тригера, вихід якого підключено до контрольного виходу пристрою. 3 UA 113078 U Комп’ютерна верстка А. Крулевський Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4