Пристрій для множення комплексних чисел у модулярній системі числення

Корисна модель відноситься до обчислювальної техніки і призначена для множення комплексних чисел у модулярній системі числення. Відомий пристрій для множення по довільному модулю, що містить вхідні регістри, дешифратори, групи елементів АБО, групи елементів І, суматор по модулю два, елементи І та АБО, комутатори та вихідний регістр [а.с. СРСР №885999, кл G 06 F 7/72, 1979, Б.В. №77, 1981р.]. Недоліком відомого пристрою є низькі функціональні можливості. Найбільш близьким за технічною суттю і результатом, що досягається, є пристрій для множення у системі залишкових класів [а.с. СРСР №1166098, кл G06F7/49, 1984, Б.В. №25, 1985р.], що містить перший та другий входи першого та другого операндів у дійсній області, третій та четвертий входи першого та другого операндів у комплексній області, перший, другий, третій, четвертий вхідні регістри, перший та другий блоки множення, вхід коефіцієнта ізоморфізму пристрою, перший та другий суматори по модулю N (N - це норма комплексного модуля & m =p+qi, яка визначається за формулою N=p2+q2), першу та другу групи елементів АБО, кожна з яких містить n=[log2[N-1)]+1 (n - це значення яке залежить від величини N) елементів АБО, третю, четверту та п'яту групи N-1 елементів АБО, кожна з яких містить 2 елементів АБО, перший та другий дешифратори, суматор по модулю N-1 два, перший, другий, третій, четвертий, п’ятий та шостий елементи АБО, кожен з яких має 2 входів, перший та другий двовходові елементи АБО, першу, другу, третю та четверту групи елементів І, кожна з яких містить Pi - 1 2 елементів 1, комутатор, перший, другий, третій, четвертий, п'ятий, шостий, сьомий та восьмий двовходові елементи І, перший шифратор, перший вихідний регістр, вхід керування пристрою, входи керування ознакою визначення результату у дійсній та комплексній областях пристрою, перший вихід пристрою, при цьому перший, другий, третій та четвертий входи пристрою з'єднані відповідно з входами першого, другого, третього та четвертого вхідних регістрів, перші виходи третього та четвертого вхідних регістрів з'єднані відповідно з першими входами першого та другого блоків множення, другі входи першого та другого блоків множення з'єднані з входом подачі значення коефіцієнта ізоморфізму, виходи першого та другого блоків множення з'єднані відповідно з першими входами першого та другого суматорів по модулю N, другі виходи третього та четвертого вхідних регістрів з'єднані відповідно з другими входами першого та другого суматорів по модулю N, виходи першого та другого вхідних регістрів з'єднані відповідно з першими входами першої та другої груп елементів АБО, виходи першого та другого суматорів по модулю N з'єднані відповідно з другими входами першої та другої груп елементів АБО, виходи першої та другої груп елементів АБО відповідно з'єднані з входами першого та другого дешифраторів, перший та N-1 виходи першого та другого дешифраторів з'єднані відповідно з першими N-1 N+1 2 2 елементами АБО третьої та четвертої груп елементів АБО, виходи та першого та другого N-1 дешифраторів з'єднані відповідно з 2 елементами АБО третьої та четвертої груп елементів АБО, перший та N-1 2 виходи першого та другого дешифраторів з’єднані з входами відповідно першого та другого елементів АБО, P +1 2 та Р–1 виходи першого та другого дешифраторів з'єднані з входами відповідно третього та четвертого елементів АБО, виходи першого, другого, третього та четвертого елементів АБО з'єднані з відповідними входами суматора по модулю два, виходи третьої та четвертої груп елементів АБО з'єднані відповідно з першими входами першої та другої груп елементів І, другі входи першої та другої груп елементів І з'єднані з входом керування пристрою, виходи першої та другої груп елементів І з'єднані з відповідними входами комутатора, перша група виходів комутатора з'єднана з входами п'ятого елемента АБО та з першими входами п'ятої групи елементів АБО, друга група виходів комутатора з'єднана з входами шостого елемента АБО та з другими входами п'ятої групи елементів АБО, вихід п'ятого елемента АБО з'єднаний з першими входами першого та другого елементів І, вихід шостого елемента АБО з'єднаний з першими входами третього та четвертого елементів І, перший вихід суматора по модулю два з'єднаний з другими входами першого та третього елементів І, другий вихід суматора по модулю два з'єднаний з другими входами другого та четвертого елементів І, виходи першого та четвертого елементів І з'єднані з входами першого двовходового елемента АБО, виходи другого та третього елементів І з'єднані з входами другого двовходового елемента АБО, вихід першого двоходового елемента АБО з'єднаний з першими входами п'ятого та сьомого елементів І, вихід другого двоходового елемента АБО з'єднаний з першими входами шостого та восьмого елементів І, другі входи п'ятого та шостого елементів І з'єднані з входом керування ознакою визначення результату у дійсній області пристрою, другі входи сьомого та восьмого елементів І з'єднані з входом керування ознакою визначення результату у комплексній області пристрою, виходи п'ятої групи елементів АБО з'єднані з відповідними першими входами третьої та четвертої груп елементів І, другі входи третьої та четвертої груп елементів І з'єднані відповідно з входами керування ознакою визначення результату у дійсній та комплексній областях пристрою, виходи четвертої групи елементів І та сьомого і восьмого елементів І з'єднані з відповідними входами шифратора, виходи шифратора з'єднані з входами першого вихідного регістру, вихід якого є першим виходом пристрою. Недоліком відомого пристрою є низькі функціональні можливості, які полягають в тому що результат операції множення операндів у дійсній області представляється у коді табличного множення, що в свою чергу не дозволяє безпосередньо використовувати результат модульного множення операндів у дійсній області у подальших обчисленнях електронної обчислювальної машини. В основу корисної моделі поставлено задачу - розширити функціональні можливості за рахунок вдосконалення пристрою для множення комплексних чисел у модулярній системі числення шляхом представлення результату операції у двійковому коді. Поставлене завдання вирішується тим, що у пристрій для множення комплексних чисел у модулярній системі числення якій містить перший та другий входи першого та другого операндів у дійсній області, третій та четвертий входи першого та другого операндів у комплексній області, перший, другий, третій, четвертий вхідні регістри, перший та другий блоки множення, вхід коефіцієнта ізоморфізму пристрою, перший та другий суматори по & модулю N (N - це норма комплексного модуля m =p+qi, яка визначається за формулою N=р2+q2), першу та другу групи елементів АБО, кожна з яких містить n=[log2(N-1)]+1 (n - це значення яке залежить від величини N) N-1 2 елементів АБО, третю, четверту та п'яту групи елементів АБО, кожна з яких містить елементів АБО, перший та другий дешифратори, суматор по модулю два, перший, другий, третій, четвертий, п’ятий та шостий N-1 елементи АБО, кожен з яких має 2 входів, перший та другий двовходові елементи АБО, першу, другу, третю Pi - 1 2 та четверту групи елементів І, кожна з яких містить елементів І, комутатор, перший, другий, третій, четвертий, п'ятий, шостий, сьомий та восьмий двовходові елементи І, перший шифратор, перший вихідний регістр, вхід керування пристрою, входи керування ознакою визначення результату у дійсній та комплексній областях пристрою, перший вихід пристрою, при цьому перший, другий, третій та четвертий входи пристрою з'єднані відповідно з входами першого, другого, третього та четвертого вхідних регістрів, перші виходи третього та четвертого вхідних регістрів з'єднані відповідно з першими входами першого та другого блоків множення, другі входи першого та другого блоків множення з'єднані з входом подачі значення коефіцієнта ізоморфізму, виходи першого та другого блоків множення з'єднані відповідно з першими входами першого та другого суматорів по модулю N, другі виходи третього та четвертого вхідних регістрів з'єднані відповідно з другими входами першого та другого суматорів по модулю N, виходи першого та другого вхідних регістрів з'єднані відповідно з першими входами першої та другої груп елементів АБО, виходи першого та другого суматорів по модулю N з'єднані відповідно з другими входами першої та другої груп елементів АБО, виходи першої та другої груп елементів АБО відповідно з'єднані з входами першого та другого дешифраторів, перший та N-1 виходи першого та другого дешифраторів з'єднані відповідно з першими елементами АБО третьої та четвертої груп елементів АБО, виходи N-1 N+1 N-1 2 2 2 та першого та другого дешифраторів з'єднані відповідно з елементами АБО третьої та N-1 четвертої груп елементів АБО, перший та 2 виходи першого та другого дешифраторів з’єднані з входами P +1 відповідно першого та другого елементів АБО, 2 та Р-1 виходи першого та другого дешифраторів з'єднані з входами відповідно третього та четвертого елементів АБО, виходи першого, другого, третього та четвертого елементів АБО з'єднані з відповідними входами суматора по модулю два, виходи третьої та четвертої груп елементів АБО з'єднані відповідно з першими входами першої та другої груп елементів І, другі входи першої та другої груп елементів І з'єднані з входом керування пристрою, виходи першої та другої груп елементів І з'єднані з відповідними входами комутатора, перша група виходів комутатора з'єднана з входами п'ятого елемента АБО та з першими входами п'ятої групи елементів АБО, друга група виходів комутатора з'єднана з входами шостого елемента АБО та з другими входами п'ятої групи елементів АБО, вихід п'ятого елемента АБО з'єднаний з першими входами першого та другого елементів І, вихід шостого елемента АБО з'єднаний з першими входами третього та четвертого елементів І, перший вихід суматора по модулю два з'єднаний з другими входами першого та третього елементів І, другий вихід суматора по модулю два з'єднаний з другими входами другого та четвертого елементів І, виходи першого та четвертого елементів І з'єднані з входами першого двовходового елемента АБО, виходи другого та третього елементів І з'єднані з входами другого двовходового елемента АБО, вихід першого двоходового елемента АБО з'єднаний з першими входами п'ятого та сьомого елементів І, вихід другого двоходового елемента АБО з'єднаний з першими входами шостого та восьмого елементів І, другі входи п'ятого та шостого елементів І з'єднані з входом керування ознакою визначення результату у дійсній області пристрою, другі входи сьомого та восьмого елементів І з'єднані з входом керування ознакою визначення результату у комплексній області пристрою, виходи п'ятої групи елементів АБО з'єднані з відповідними першими входами третьої та четвертої груп елементів І, другі входи третьої та четвертої груп елементів І з'єднані відповідно з входами керування ознакою визначення результату у дійсній та комплексній областях пристрою, виходи четвертої групи елементів І та сьомого і восьмого елементів І з'єднані з відповідними входами шифратора, виходи шифратора з'єднані з входами першого вихідного регістру, вихід якого є першим виходом пристрою, згідно з корисною моделлю введені другий шифратор, п'яту та шосту групи елементів І, кожна з яких містить n=[log2(N-1)]+1 елементів І, третій суматор по модулю N, шосту групу елементів АБО, яка містить n-1 елементів АБО, другий вихідний регістр, другий вихід пристрою, при цьому перший вхід другого шифратора з'єднаний з виходом першого P-1 елемента І третьої групи елементів І, останній вхід другого шифратора з'єднаний з виходом 2 елемента І третьої групи елементів І, перший вихід другого шифратора з'єднаний з першими входами перших елементів І п'ятої та шостої груп елементів І, останній вихід другого шифратора з'єднаний з першими входами n елементів І п'ятої та шостої груп елементів І, другі входи елементів І п'ятої та шостої груп елементів І з'єднані відповідно з виходами п'ятого та шостого елементів І, перший вихід п'ятої групи елементів І з'єднаний з першим входом першого елемента АБО шостої групи елементів АБО, останній вихід п'ятої групи елементів І з'єднаний з першим входом останнього елемента АБО шостої групи елементів АБО, виходи шостої групи елементів І з'єднані з першими входами третього суматора по модулю N, другий вхід якого є входом константи модуля N, перший вихід третього суматора по модулю N з'єднаний з другим входом першого елемента АБО шостої групи елементів АБО, n-1 вихід третього суматора по модулю N з'єднаний з другим входом останнього елемента АБО шостої групи елементів АБО, n вихід третього суматора по модулю N з'єднаний з n входом другого вихідного регістру, перший вихід шостої групи елементів АБО з'єднаний з першим входом другого вихідного регістру, останній вихід шостої групи елементів АБО з'єднаний з n-1 входом другого вихідного регістру, вихід якого є другим виходом пристрою. Введення вказаних ознак дозволяє розширити функціональні можливості за рахунок представлення результату операції множення операндів у дійсній області у двійковому коді. Що в свою чергу дозволяє безпосередньо використовувати результат операції модульного множення (який представлений у двійковому коді) у подальшій послідовності операцій електронної обчислювальної машини. На Фіг.1 представлена блок-схема пристрою для множення комплексних чисел у модулярній системі числення. Пристрій для множення комплексних чисел у модулярній системі числення містить перший 1 та другий 2 входи першого та другого операндів у дійсній області, третій 3 та четвертий 4 входи першого та другого операндів у комплексній області, перший 5, другий 6, третій 7, четвертий 8 вхідні регістри, перший 9 та другий 10 блоки множення, вхід коефіцієнта ізоморфізму пристрою 11, перший 12 та другий 13 суматори по модулю N (N - це & норма комплексного модуля m =p+qi, яка визначається за формулою N=р2+q2), першу 14 та другу 15 групи елементів АБО, кожна з яких містить n=[log2(N-1)]+1 (n - це значення яке залежить від величини N) елементів N-1 АБО, третю 16, четверту 17 та п'яту 18 групи елементів АБО, кожна з яких містить 2 елементів АБО, перший 19 та другий 20 дешифратори, суматор 21 по модулю два, перший 22, другий 23, третій 24, четвертий 25, п'ятий N-1 26 та шостий 27 елементи АБО, кожен з яких має 2 входів, перший 28 та другий 29 двовходові елементи Pi - 1 АБО, першу 30 та другу 31 групи елементів І, кожна з яких містить 2 елементів І, комутатор 32, перший 33, другий 34, третій 35, четвертий 36, п'ятий 37, шостий 38, сьомий 39 та восьмий 40 двовходові елементи І, третю Pi - 1 2 41 та четверту 42 групи елементів І, кожна з яких містить елементів І, перший шифратор 43, перший вихідний регістр 44, вхід керування пристрою 45, входи керування ознакою визначення результату у дійсній 46 та комплексній 47 областях пристрою, перший вихід пристрою 48, другий шифратор 49, п'яту 50 та шосту 51 групи елементів І, кожна з яких містить n=[log2(N-1)]+1 елементів І, третій суматор по модулю N 52, шосту групу елементів АБО 53, яка містить n-1 елементів АБО, другий вихідний регістр 54, другий вихід пристрою 55. Перший 1, другий 2, третій 3 та четвертий 4 входи пристрою з'єднані відповідно з входами першого 5, другого 6, третього 7 та четвертого 8 вхідних регістрів. Перші виходи третього 7 та четвертого 8 вхідних регістрів з'єднані відповідно з першими входами першого 9 та другого 10 блоків множення. Другі входи першого 9 та другого 10 блоків множення з'єднані з входом подачі значення коефіцієнта ізоморфізму 11. Виходи першого 9 та другого 10 блоків множення з'єднані відповідно з першими входами першого 12 та другого 13 суматорів по модулю N. Другі виходи третього 7 та четвертого 8 вхідних регістрів з'єднані відповідно з другими входами першого 12 та другого 13 суматорів по модулю N. Виходи першого 5 та другого 6 вхідних регістрів з'єднані відповідно з першими входами першої 14 та другої 15 груп елементів АБО. Виходи першого 12 та другого 13 суматорів по модулю N з'єднані відповідно з другими входами першої 14 та другої 15 груп елементів АБО. Виходи першої 14 та другої 15 груп елементів АБО відповідно з'єднані з входами першого 19 та другого 20 дешифраторів. Перший та N-1 виходи першого 19 та другого 20 дешифраторів з'єднані відповідно з першими елементами АБО третьої 16 та четвертої N-1 N+1 2 17 груп елементів АБО. Виходи та 2 першого 19 та другого 20 дешифраторів з'єднані відповідно з N-1 N-1 2 елементами АБО третьої 16 та четвертої 17 груп елементів АБО. Перший та 2 виходи першого 19 та N+1 другого 20 дешифраторів з'єднані з входами відповідно першого 22 та другого 23 елементів АБО. 2 та Р-1 виходи першого 19 та другого 20 дешифраторів з'єднані з входами відповідно третього 24 та четвертого 25 елементів АБО. Виходи першого 22, другого 23, третього 24 та четвертого 25 елементів АБО з'єднані з відповідними входами суматора по модулю два 21. Виходи третьої 16 та четвертої 17 груп елементів АБО з'єднані відповідно з першими входами першої 30 та другої 31 груп елементів І. Другі входи першої 30 та другої 31 груп елементів І з'єднані з входом керування пристрою 45. Виходи першої 30 та другої 31 груп елементів І з'єднані з відповідними входами комутатора 32. Перша група виходів комутатора 32 з'єднана з входами п'ятого елемента АБО 26 та з першими входами п'ятої групи елементів АБО 18. Друга група виходів комутатора 32 з'єднана з входами шостого елемента АБО 27 та з другими входами п'ятої групи елементів АБО 18. Вихід п'ятого елемента АБО 26 з'єднаний з першими входами першого 33 та другого 34 елементів І. Вихід шостого елемента АБО 27 з'єднаний з першими входами третього 35 та четвертого 36 елементів І. Перший вихід суматора по модулю два 21 з'єднаний з другими входами першого 33 та третього 35 елементів І. Другий вихід суматора по модулю два 21 з'єднаний з другими входами другого 34 та четвертого 36 елементів І. Виходи першого 33 та четвертого 36 елементів І з'єднані з входами першого двовходового елемента АБО 28. Виходи другого 34 та третього 34 елементів І з'єднані з входами другого двовходового елемента АБО 29. Вихід першого 28 двоходового елемента АБО з'єднаний з першими входами п'ятого 37 та сьомого 39 елементів І. Вихід другого 29 двоходового елемента АБО з'єднаний з першими входами шостого 38 та восьмого 40 елементів І. Другі входи п'ятого 37 та шостого 38 елементів І з'єднані з входом керування ознакою визначення результату у дійсній області пристрою 46. Другі входи сьомого 39 та восьмого 40 елементів І з'єднані з входом керування ознакою визначення результату у комплексній області пристрою 47. Виходи п'ятої групи елементів АБО 18 з'єднані з відповідними першими входами третьої 41 та четвертої 42 груп елементів І. Другі входи третьої 41 та четвертої 42 груп елементів І з'єднані відповідно з входами керування ознакою визначення результату у дійсній 46 та комплексній 47 областях пристрою. Виходи четвертої групи елементів І 42 та сьомого 39 і восьмого 40 елементів І з'єднані з відповідними входами шифратора 43. Виходи шифратора 43 з'єднані з входами першого вихідного регістру 44. Вихід 48 якого є першим виходом пристрою. Перший вхід другого шифратора 49 з'єднаний з виходом першого елемента І третьої P-1 групи елементів І 41. Останній вхід другого шифратора 49 з'єднаний з виходом 2 елемента І третьої групи елементів І 41. Перший вихід другого шифратора 49 з'єднаний з першими входами перших елементів І п'ятої 50 та шостої 51 груп елементів І. Останній вихід другого шифратора 49 з'єднаний з першими входами п елементів І п'ятої 50 та шостої 51 груп елементів І. Другі входи елементів І п'ятої 50 та шостої 51 груп елементів І з'єднані відповідно з виходами п'ятого 37 та шостого 38 елементів І. Перший вихід п'ятої групи елементів І 50 з'єднаний з першим входом першого елемента АБО шостої групи елементів АБО 53. Останній вихід п'ятої групи елементів І 50 з'єднаний з першим входом останнього елемента АБО шостої групи елементів АБО 53. Виходи шостої групи елементів І 51 з'єднані з першими входами третього суматора по модулю N 52. Другий вхід якого є входом константи модуля N. Перший вихід третього суматора по модулю N 52 з'єднаний з другим входом першого елемента АБО шостої групи елементів АБО 53. n-1 вихід третього суматора по модулю N 52 з'єднаний з другим входом останнього елемента АБО шостої групи елементів АБО 53. n вихід третього суматора по модулю N 52 з'єднаний з n входом другого вихідного регістру 54. Перший вихід шостої групи елементів АБО 53 з'єднаний з першим входом другого вихідного регістру 54. Останній вихід шостої групи елементів АБО 53 з'єднаний з n-1 входом другого вихідного регістру 54. Вихід 55 якого є другим виходом пристрою. & & A = a1 + b1i B = a1 + b1i Вхідні операнди у комплексній формі представляються у вигляді та , а модуль має & m = p + gi . При цьому найбільший загальний дільник (НЗД) компонент р, q модуля m дорівнює одиниці, & вигляд & тобто (р,q)=1. Відповідно до першої, фундаментальної теореми Гауса по заданому комплексному модулю m , & A = a1 + b1i норма якого дорівнює N=p2+q2 та при НЗД (р,q)=1 комплексне число порівнянне з одним і лише одним & & A = h(modm) , де h - дійсне ціле число. Визначення результату операції лишком з ряду 0, 1, 2, ..., N-1, тобто & & & множення комплексних чисел A та B , по модулю m можна замінити виконанням цієї операції над відповідними & & & їм дійсними лишками h ·h по модулю N, тобто h ·h (mоd N). Таким чином, A , B =h(mod m ), де h=h ·h (mod N). 1 2 1 2 1 2 Значення дійсних лишків визначаються так (а1+rb1)=h1(mod N), (а2+rb2)=h2(mod N), де r=Uq-Vp - коефіцієнт ізоморфізму. Значення цілих чисел U і V визначаються з рівності Uq-Vp=1. Ізоморфізм між комплексними числами, та їх дійсними лишками дає можливість реалізувати операцію модульного множення в комплексній області за допомогою алгоритмів, що реалізовують операцію модульного множення в дійсній області. У запропонованому пристрої використовуються властивості симетрії арифметичної таблиці щодо діагоналі, вертикалі та горизонталі. Це визначає можливість реалізації у схемі модульного множення тільки 0,25 повної таблиці. При цьому використовується код табличного множення (КТМ). Перший 5, другий 6, третій 7, четвертий 8 вхідні регістри, перший 44 та другий 54 вихідні регістри призначені для зберігання відповідно вхідних та вихідних операндів. Перший 9 та другий 10 блоки множення призначені для реалізації операції rb=(Uq-Vp)b(mod N). Перший 12 та другий 13 суматори реалізують операцію (а+rb)mod N. Перший 19 та другий 20 дешифратори призначені для перетворювання операндів чисел двійкового машинного представлення в унітарний код. W = ( W h1 + Wh 2 ) modN h = ( W h1 , x 1) h 2 = ( Wh 2 , x 2 ) Суматор 21 по модулю два реалізує операцію , , де 1 N-1 1 £ h1(h 2 ) £ N - 1, 1 £ x 1( x 2 ) £ , Wh1(W h 2 ) 2 - індекси КТМ, при чому: операнди в КТМ (таблиця 1). Відзначмо, що N-1 ì ï 0, якщо 1 £ h £ 2 ï Wh = í ï1, якщо N + 1 £ h £ N - 1 ï 2 î . Таблиця 1 Значення коду табличного множення h h=(Wh,x) Wh x h h=(Wh,x) Wh x 00001 00010 00011 00100 00101 00110 00111 01000 01001 01010 01011 01100 0 0 0 0 0 0 0 0 0 0 0 0 00001 00010 00011 00100 00101 00110 00111 01000 01001 01010 01011 01100 01101 01110 01111 10000 10001 10010 10011 10100 10101 10110 10111 11000 1 1 1 1 1 1 1 1 1 1 1 1 01100 01011 01010 01001 01000 00111 00110 00101 00100 00011 00010 00001 Комутатор 32 представляє двовходовий ПЗП, що реалізує 0,25 частину загальної таблиці h1×h2 (mod N) N-1 2 , а кількість виходів (другий квадрант). Кількість входів у кожній групі входів комутатора 32 дорівнює дорівнює N. & Шифратор 43 призначений для визначення комплексного лишка x = x + yi , ізоморфного дійсному лишку W = (W h1 + W h 2 ) mod2 W = (1 + ( W h1 + W h2 ) mod 2 ) mod2 та по значенню х=х1×х2(mod N-1 N) або x=N-х1×х2(mod N) та являє собою ( 2 +2) - входовий ПЗП. Кількість виходів шифратора 43 дорівнює & кількості можливих якнайменших лишків по модулю m =p+gi. h=h1h2(mod N), по значенню або Шифратор 49 призначений для перетворення операндів чисел десяткового коду у операнди чисел машинного представлення. Суматор по модулю N 52 призначений для інвертування операнду, який поступає з шостої групи елементів I 51. Пристрій працює наступним чином. Визначення результату операції модульного множення у дійсній області (присутній сигнал з входу 46), тобто h1×h2(mod N). h = ( W h1 , x 1) h1 = ( W h1 , x 1) у , На перший 1 та другий 2 входи пристрою поступають відповідно, вхідні операнди 1 двійковому коді, які через відповідно перший 5 та другий 6 вхідні регістри, через першу 14 та другу 15 групи елементів АБО поступають на відповідні дешифратори 19 та 20. З виходу дешифраторів 19 і 20 значення х1 та х2 через відповідні елементи АБО третьої 16 та четвертої 17 груп елементів АБО, через відповідно першу 30 та другу 31 групи елементів І поступають на входи комутатора 32 (сигнал входу керування пристрою 45 відкриває відповідну пару елементів І груп 30 та 31). Вихідний сигнал комутатора 32, відповідний значенню х1 ·х2(mod N), через п'яту групу 18 елементів АБО; через відкритий відповідний елемент І групи 41 поступає на другий шифратор 49. З виходу другого шифратора 49 сигнал поступає на відповідні входи п'ятої 50 та шостої 51 груп ( Wh1 + Wh 2 ) mod2 елементів І. Вихідний сигнал суматора 21, відповідний значенню , відкриває один з елементів І 33-36, через який вихідний сигнал одного з елементів АБО 26 та 27 через елементи АБО 28 та 29, через відповідний відкритий елемент І 37 або 38 поступає відповідно на п'яту 50 або шосту 51 групи елементів І. Таким чином, на входи п'ятої 50 та шостої 51 груп елементів І з виходів шифратора 49 та елементів І 37, 38 поступає результат модульного множення в КТМ, тобто N -1 1 £ x1x 2 (modN) £ h1 × h2 (modN) = (( Wh1 + Wh 2 ) mod2, x 1 × x 2 (modN )) 2 або при N+1 £ x1 × x 2 (modN) £ N - 1 h1 × h2 (modN) = ((1 + ( Wh1 + Wh 2 ) mod 2) mod 2, N - x1 × x 2 (modN)) при 2 . Якщо Wh=0, тоді сигнал через п'яту групу 50 елементів І, через шосту групу елементів АБО 53 поступає у другий вихідний регістр 55. А якщо Wh=1, тоді сигнал через шосту групу 51 елементів І поступає на перші входи суматора по модулю N 52, а на другі входи якого подається значення модуля N. При цьому суматор по модулю N 52 інвертує значення яке подається на його перші входи. Кількість виходів суматора по модулю N 52 визначається формулою n=[log2(N-1)]+l. Виходи з першого по n-1 з'єднуються з відповідними входами шостої групи елементів АБО 53, а останній n-й вихід з'єднується з відповідним входом другого вихідного регістра 54. Таким чином у другому вихідному регістрі 54 буде міститься результат операції модульного множення у дійсній області у машинному коді. Визначення результату операції модульного множення в комплексній області (присутній сигнал з входу 47), & & & A × A (modm) тобто 1 2 . & & A = a1 + b1j A = a2 + b2 j По вхідних шинах 3 та 4 у вхідні регістри 7 та 8 заносяться відповідно числа 1 та 2 . Значення b1 в двійковому коді поступає на перший вхід першого блоку множення 9, на другий вхід якого з входу 11 в двійковому коді поступає значення коефіцієнта ізоморфізму r=Uq-Vp. Вихідний сигнал блоку 9, відповідний значенню b1×r(mod N), поступає на перший вхід суматора 12, на другий вхід якого поступає значення а1 в двійковому коді. З виходу суматора 12 на елементи АБО першої групи елементів АБО 14 поступає значення (a1+b1×r)=h1(mod N). Аналогічно, отримаємо на виході суматора 13 значення h2(mod N). Далі пристрій працює, як описано вище. Таким чином, значення h1×h2(mod N) в КТМ через четверту групу елементів І 42 та через елементи І 39 або 40 ( Wh1 + W h2 ) mod2 поступає на входи шифратора 43, де по значеннях (або по значенню 1 + ( Wh1 + Wh 2 ) mod 2) mod2 та х1×x2(mod N) (або по значенню N-x1×x2(mod N)) вибирається комплексне число, ізоморфне дійсному лишку h1×h2(mod N). В цьому випадку у першому регістрі 44 міститься результат операції & & & A 1 × A 2 (modm) .