Реконфігуровний процесор

Реконфігуровний процесор, який містить канал вводу/виводу, мікроконтролер, мікросеквенсор, пристрій, який запам'ятовує файли конфігурації, пам'ять даних, матрицю комірок, причому перші входи м ікро контролера з'єднані з другими керуючими виходами матриць комірок, другі входи підключені до третіх виходів каналу вводу/виводу, п'ятий керуючий вихід з першим керуючим входом мікросеквенсора, шостий керуючий вихід підключений до першого входу каналу вводу/виводу, третій керуючий еихід мікросеквенсора з'єднаний з. керуючими входами пристрою, який запам'ятовує файли конфігурації, який відрізняється тим, що в нього додатково введено демультиплексори, мультиплексори і елемент АБО, (п-1) матриць комірок {п=2,3. .), другі керуючі виходи яких з'єднані з першими входами мікроконтролера, перші виходи мікроконтролера підключені до перших інформаційних входів першого мультиплексора, другі інформаційні входи якого з'єднані з виходом п'ятого мультиплексора, а керуючі входи підключені до других керуючих виходів мікроконтролера, вихід першого мультиплексора з'єднаний з керуючими входами пам'яті даних, виходи якої підключені до перших Інформаційних входів третього І четвертого мультиплексорів, керуючий вхід четвертого мультиплексора з'єднаний з сьомим керуючим виходом мікроконтролера, а вихід підключений до інформа ційного входу першого демультиплексора, виходи якого Уєднані з інформаційними входами відповідних матриць комірок, перші керуючі виходи ма триць комірок підключені до ВІДПОВІДНИХ Інформаційних входів п'ятого мультиплексора, керуючий вхід якого разом із керуючими входами шостого мупьтиплексора і першого демультиплексора з"єднані з першим виходом мікросеквенсора, перш; керуючі входи матриць комірок з'єднані з відповідними виходами другого демультиплексора, інформаційні входи якого підключені до виходів пристрою, який запам'ятовує файли конфігурації, а керуючі вкоди з'єднані з другими виходами мікросеквенсора, керуючі входи пристрою, який запам'ятовує файли конфігурації, з'єднані з третіми виходами мікросеквемсора, а інформаційні входи підключені до перших виходів каналу вводу/виводу, інформаційні виходи матриць комірок з'єднані з відповідними інформаційними входами шостого мультиплексора, виходи якого підключені до других інформаційних входів другого і третього мультиплексорів, перші інформаційні входи другого мультиплексора разом з другими інформаційними входами четвертого мультиппексора з'єднані з другими виходами каналу вводу/виводу, трет» керуючі виходи матриць комірок підключені до входів елемента АБО, вихід якого з'єднаний з другим керуючим входом мікросеквенсора, другі керуючі виходи матриць комірок підключені до перших ке руючих входів мікроконтролера, керуючі входи другого і третього мультиплексорів з'єднані відповідно з третіми і четвертими виходами мікроконт Винахід стосується обчислювальної техніки і може бути використаний при створенні ЕОМ з реконфігуровною архітектурою, яка допускає реконфігурацію структури щодо заданого класу задач. Реконфїгуровний процесор зорієнтований на реалізацію алгоритму обробки даних, який являє собою сукупність файлів конфігурації. Відомий спеціалізований процесор (US Patent, number 5623684 April 22, 1997, Application specific processor architecture comprising pre-designed reconfigurabfe application elements interconnected via a bus with high-level statements controlling configuration and data routing, Hussein S., Dale A. McNeill, Charles A. Krause, Изобретения стран ми ролера, п'ятий ВИХІД ЯКОГО підключений до перших входів мікросеквенсора, а шості виходи з'єднані з першими входами каналу вводу/виводу, другі входи якого підключені до виходів третього мультиплексора, а треті виходи з'єднані з другими входами мікроконтролера. ю 00 «асо < 34876 pa, вып 93, № 12, 1998, стр. 77). Спеціалізований процесор містить в собі множину реконфігуровних модулів, об'єднаних загальною шиною, що мають ЗОВНІШНІЙ інтерфейс Кожний модуль коифігурується на визначену структуру для виконання певної функції через загальну шину. Керування конфі- „ гурацією та ініціюванням модулів у часовому просторі здійснюється через загальну шину. Спільними ознаками відомого пристрою І запропонованого є наявність множини реконфігуровних модулів. Проте технічна задача не може бути вирішена за рахунок шинної організації структури відомого процесора і послідовного принципу реконфігурації, що призводить до зниження швидкодії Найбільш близьким до запропонованого є реконфігуровний пристрій (РСТ WO 97/07466 Reconftgurable application specific device, 27 February, 1997), обраний як прототип, який включає матрицю комірок {МК 6) і має дві або більше можливих конфігурацій, пристрій (ЗП 5), який запам'ятовує файли конфігурації, пам'ять даних (ЗП 7), мікросеквенсор (МС 2), мікроконтролер (МКК 3), перший (1) і другий (8) канали вводу/виводу (КВВ) і механізм прямого доступу до пам'яті (ПДП 4) (Изобретения стран мира, вып. 93, № 12, 1998, стр. 110). Перші інформаційні входи матриці МК 6 з'єднані з першими інформаційними виходами другого КВВ 8, перший інформаційний вхід якого підключений до перших інформаційних виходів матриці МК 6 Другі інформаційні входи матриці МК 6 з'єднані з інформаційними виходами пам'яті даних ЗП . 7, перші та другі інформаційні входи якої підключені до другого інформаційного виходу матриці МК 6 І до першого інформаційного виходу ПДП 4 відповідно. Інформаційні входи ПДП 4 з'єднані з першим виходом першого каналу КВВ 1, а другі інформаційні виходи ПДП 4 підключені до Інформаційних ВХОД5В пристрою ЗП 5, який запам'ятовує файли конфігурації, керуючі входи якого з'єднані з першими виходами мікросеквенсора МС 2, а виходи підключені до перших керуючих входів матриці МК 6. Другі керуючі-входи матриці МК 6 з'єднані з другими виходами мікросеквенсора МС 2, входи якого підключені до першого керуючого виходу МКК 3. - Треті керуючі входи матриці МК 6 разом із керуючими входами ЗП 7 підключені до других керуючих виходів мікроконтролера МКК 3. Треті керуючі виходи мікроконтролера МКК 3 з'єднані з керуючими входами ПДП 4, треті керуючі виходи якого підключені до перших входів першого каналу КВВ 1, а четверті керуючі виходи з'єднані з першими керуючими входами мікроконтролера МКК 3, другі керуючі входи якого підключені до керуючих виходів матриці МК 6. Треті керуючі входи МКК 3 з'єднані з другими виходами першого каналу КВВ 1, другі входи якого підключені до четвертих керуючих виходів МКК З Матриця комірок МК 6 є матрицею універсальних елементів, яким під керуванням файла конфігурації призначається безпосередня функція і формується структура зв'язків між ними. Дані в матрицю МК 6 можуть надходити через другий канал КВВ 8,_ або із ЗП 7. Результати обробки від матриці МК 6 можуть передаватися а другий канал КВВ 8 або в ЗП 7 Зовнішні дані можуть переда ватися також у ЗП 7 через перший канап КВВ 1 та ПДП 4 під керуванням МКК 3 Файли конфігурації в ЗП 5 записуються через перший канал КВВ 1 і ПДП 4 під керуванням МКК 3 і МС 2, який формує послідовність адрес та керуючих сигналів для ЗП 5. Під керуванням МКК 3 і МС 2 файл конфігурації завантажується в матрицю МК 6. Надалі МКК 3 керує роботою всього пристрою і передачею даних. Спільними ознаками прототипу і запропонованого процесора є наявність реконфігуровної матриці комірок і пам'яті для збереження більш ніж двох можливих конфігурацій. Проте технічна задача не може бути досягнута за рахунок використання послідовного принципу рекон фігура ції, тобто неможливе паралельне виконання алгоритму обробки даних і процесу завантаження нової конфігурації в матрицю комірок. Ця вада усувається в запропонованому процесорі шляхом введення додаткових матриць комірок і принципу конвеєризації, тобто введення паралелізму при обробці даних і одночасному завантаженні поточного файлу конфігурації у відповідну матрицю комірок. В основу винаходу поставлено задачу побудови конвеєрного механізму реалізації алгоритму шляхом введення додаткових матриць комірок, в які завантажуються наступні файли конфігурації під час обробки даних поточною матрицею комірок, Що призводить до підвищення ШВИДКОДІЇ процесора Поставлена задача вирішується реконфігуровним процесором, який містить канал вводу/виводу, мікроконтролер, мікросеквенсор, пристрій, що запам'ятовує файли конфігурації, пам'ять даних, (п) матриць комірок, демультиплексори, мультиплексори та елемент АБО, причому перші' входи мікроконтролера з'єднані з другими керуючими виходами матриць комірок, другі входи підключені до третіх виходів каналу вводу/виводу, п'ятий керуючий вихід з'єднаний з першим керуючим входом мікросеквенсора, шостий керуючий вихід підключений до першого входу каналу вводу/виводу„Третій керуючий вихід мікросеквенсора з'єднаний з керуючими входаМи пристрою, який запам'ятовує файли конфігурації, перші виходи мікроконтролера підключені до перших інформаційних входів першого мультиплексора, другі інформаційні входи якого з'єднані з виходом п'ятого мультиплексора, а керуючі входи підключені до других керуючих виходів мікроконтролера, вихід першого мультиплексора з'єднаний з керуючими входами пам'яті даних, виходи якої підключені до перших інформаційних входів третього і четвертого мультиплексорів, керуючий вхід четвертого мультиплексора з'єднаний з сьомим керуючим виходом мікроконтролера, з вихід підключений до інформаційного входу першого демультиплексора, виходи якого з'єднані з інформаційними входами ВІДПОВІДНИХ матриць комірок, перші керуючі виходи матриць комірок підключені до відповідних інформаційних входів п'ятого мультиплексора, керуючий вхід якого разом з керуючими входами шостого мультиплексора і першого демупьтиппексора з'єднані з першим виходом мікросеквенсора, перші керуючі входи матриць комірок з'єднані з відповідними виходами другого демультиллексора, інформаційні входи якого підключені до виходів пристрою, який запам'ятовує файли конфігурації, а керуючі 34876 входи э єднані з другими виходами мікросеквенсора, керуючі входи пристрою, який запам'ятовує файли конфігурації, з'єднані з третіми виходами мікросеквенсора, а інформаційні входи підключені до перших виходів каналу вводу/виводу, інформаційні виходи матриць комірок з'єднані з відповідними інформаційними входами шостого мультиплексора, виходи якого підключені до других інформаційних входів другого і третього мультиплексорів, перші інформаційні входи другого мультиплексора разом з другими інформаційними входами четвертого мультиплексора з'єднані з другими виходами каналу вводу/виводу, треті керуючі виходи матриць комірок підключені до входів елемента АБО, вихід якого з'єднаний з другим керуючим входом мікросеквенсора, другі керуючі виходи матриць комірок підключені до перших керуючих входів мікроконтролера, керуючі входи другого і третього мультиплексорів з'єднані відповідно з третіми і четвертими виходами мікроконтролєра, п'ятий вихід якого підключений до перших входів мікросеквенсора, а шості виходи з'єднані з першими входами каналу вводу/виводу, другі входи якого підключені до виходів третього мультиплексора, а треті виходи з'єднані з другими входами мікроконтролєра. Відмінними ознаками запропонованого реконфігуровного процесора є те, що до його складу додатково введено де мультиплексори, мультиплексори і елемент АБО, (п -1) матриць комірок (п = 2, 3, ..), Другі керуючі виходи яких з'єднані з першими входами мікроконтропера, причому перші виходи мікроконтролерз підключені до перших Інформаційних входів першого мультиплексора, другі інформаційні входи якого з'єднані з виходом п'ятого мультиплексора, а керуючі входи підключені до других керуючих виходів мікроконтролєра, вихід першого мультиплексора з'єднаний з керуючими входами пам'яті даних, виходи якої підключені до перших Інформаційних входів третього і четвертого мультиплексорів, керуючий вхід четвертого мультиплексора з'єднаний з сьомим керуючим виходом мікроконтролєра, а вихід підключений до інформаційного входу першого демультиплексора, виходи якого з'єднані з інформаційними входами відповідних матриць комірок, перші керуючі виходи матриць комірок підключені до відповідних інформаційних входів п'ятого мультиплексора, керуючий вхід якого разом з керуючими входами шостого мультиплексора і першого демультиплексора з'єднані з першим виходом мікросеквенсора, перші керуючі входи матриць комірок з'єднані з відповідними виходами другого демультиплексора, інформаційні входи якого підключені до виходів пристрою, який запам'ятовує файли конфігурації, а керуючі входи з'єднані з другими виходами мікросеквеисора, керуючі входи пристрою, який запам'ятовує файли конфігурації, з'єднані з третіми виходами мікросеквенсора, а інформаційні входи підключені до перших виходів каналу вводу/виводу, інформаційні виходи матриць комірок з'єднані з ВІДПОВІДНИМИ інформаційними входами шостого мультиплексора, виходи якого підключені до других інформаційних входів другого і третього мультиплексорів, перші інформаційні входи другого мультиплексора разом з другими інформаційними входами четвертого мультиплексо ра з'єднані з другими виходами каналу вводу/виводу, треті керуючі виходи матриць комірок підключені до входів елемента АБО, вихід якого з'єднаний з другим керуючим входом мікросеквенсора, другі керуючі виходи матриць комірок підключені до перших керуючих входів мікроконтролєра, керуючі входи другого і третього мультиплексорів з'єднані відповідно з третіми і четвертими виходами мікроконтролєра, п'ятий вихід якого підключений до перших входів мікросеквенсора, а шості виходи з'єднані з першими входами каналу вводу/виводу, другі входи якого підключені до виходів третього мультиплексора, а треті виходи з'єднані з' другими входами мікроконтролєра Завдяки введенню в процесор додаткових демультиплексорів, мультиплексорів, елемента АБО, (п-1) матриць комірок, другі керуючі виходи яких з'єднані з першими входами мікроконтропера, здійснюється виконання алгоритму на одній з матриць комірок МК й одночасно виконується завантаження поточного файлу конфігурації для лінійних ділянок алгоритму в чергову матрицю МК У випадку умовних переходів здійснюється послідовне завантаження відповідних файлів конфігурації в чергові матриці комірок відповідно до розгалуження алгоритму. Таким чином, вирішується технічна задача побудови конвеєрного механізму реалізації алгоритму На фіг 1 наведена блок-схема прототипу На фіг 2 наведена блок-схема реконфігуровного процесора Запропонований реконфігуровний процесор містить в собі канал вводу/виводу (КВВ 1), мікро-' секвенсор (МС 2), мікроконтролер (МКК 3), пристрій (ЗП 5), який запам'ятовує файли конфігурації, (п) матриць комірок (МК 6), пам'ять даних (ЗП 7), перший, другий, третій, четвертий, п'ятий і шостий мультиплексори (MX 9, 10, 11, 12, 13, 14), перший і другий демультиплексори (ДМХ 15, 16) і елемент АБО 17. Перші виходи мікроконтролєра МКК 3 підключені до перших інформаційних входів першого мультиплексора MX 9. другі інформаційні входи якого з'єднані з виходом п'ятого мультиплексора MX 13, а керуючі входи підключені до других керуючих виходів МККЗ Вихід першого мультиплексора MX 9 з'єднаний з керуючими входами пам'яті даних ЗП 7, виходи якої підключені до перших інформаційних входів третього і четвертого мультиплексорів MX 11 і MX 12 відповідно Керуючий вхід четвертого мультиплексора MX 12 з'єднаний з сьомим керуючим виходом мікроконтролєра МКК З, а вихід підключений до інформаційного входу першого демультиплексора ДМХ 15 Виходи першого демультиплексора ДМХ 15 з'єднані з інформаційними входами відповідних матриць комірок МК 6 Перші керуючі виходи матриць МК 6 підключені до ВІДПОВІДНИХ інформаційних входів п'ятого мультиплексора MX 13, керуючий вхід якого разом з керуючими входами шостого мультиплексора MX 14 і першого демультиплексора ДМХ 15 з'єднані з першим виходом мікросеквенсора МС 2 Перші керуючі входи матриць МК 6 з'єднані з відповідними виходами другого демультиплексора ДМХ 16, інформаційні входи якого підключені до виходів пристрою ЗП 5, який запам'ятовує файли конфігурації, а керуючі входи з'єднані з другими виходами мік 34876 росеквенсора МС 2 Керуючі входи пристрою ЗП 5, який запам'ятовує файли конфігурації, з'єднані з третіми виходами мікросеквенсора МС 2, а інформаційні входи підключені до перших виходів каналу КВВ 1. Інформаційні виходи матриць МК 6 з'єднані з відповідними інформаційними входами шостого мультиплексора MX 14, виходи якого підключені до других інформаційних входів другого | _ третього мультиплексорів MX 10 і MX 11 відповідно. Перші інформаційні входи другого мультиплексора MX 10 разом з другими Інформаційними входами четвертого мультиплексора MX 12 з'єднані з другими виходами канапу КВВ 1. Треті керуючі виходи матриць МК 6 підключені до входів елемента АБО 17, вихід якого з'єднаний з другим керуючим входом мікросеквенсора МС 2. Другі керуючі виходи матриць МК 6 підключені до перших керуючих входів мікроконтролера МКК 3. Керуючі входи другого MX 10 і третього MX 11 мультиплексорів з'єднані відповідно з третіми і четвертими виходами мікроконтролера МКК 3, п'ятий вихід якого підключений до перших входів мікросеквенсора МС 2, а шості виходи з'єднані з першими входами каналу КВВ 1. Другі входи каналу КВВ 1 підключені до виходів третього мультиплексора MX 11, а треті виходи з'єднані з другими входами мікроконтролера МККЗ. Матриця комірок МК б є матрицю універсальних елементів, яким під керуванням файлу конфігурації призначається безпосередня функція і формується структура зв'язків між ними. Файли конфігурації' в матрицю МК 6 надходять з пристрою ЗП 5, який запам'ятовує файли конфігурації, через другий демультиплексор ДМХ 16 під керуванням мікросеквенсора МС 2. Інформаційні дані в матрицю МК 6 надходять або з пам'яті даних ЗП 7 через четвертий мультиплексор MX 12 і перший демультиплексор ДМХ 15, або зовнішні вхідні дані надходять через КВВ 1, четвертий мультиплексор MX 12 і перший демультиплексор ДМХ 15. Результати обробки з матриці МК 6 можуть передаватися через мультиплексори MX 14 І MX 11 у канал КВВ 1 як зовнішні вихідні дані або через мультиплексори MX 14 і MX 10 у пам'ять даних ЗП 7 як проміжні результати Зовнішні дані можуть передаватися також у пам'ять даних ЗП 7 через канал КВВ 1 і мультиплексор MX 10 під керуванням мікроконтролера МКК 3 Файли конфігурації в пам'ять файлів конфігурації ЗП 5 записуються че, рєз канал КВВ 1 під керуванням мікроконтролера МКК 3 і мікросеквенсора МС 2, який формує послідовність адрес і керуючих сигналів для пам'яті файлів конфігурації ЗП 5. Під керуванням мікроконтролера МКК 3 і мікросеквенсора МС 2 файл конфігурації завантажується в матрицю МК 6 Надалі мікроконтролер МКК 3 керує роботою всього пристрою і передачею даних. Ініціювання системи складається з 3 етапів: запис файлів конфігурації в пристрій ЗП 5, який за. пам'ятовує файли конфігурації, завантаження файлів конфігурації в МК6 з пристрою ЗП 5, який запам'ятовує файли конфігурації, функціонування системи - реалізація алгоритму. Послідовність завантаження файлів конфігурації в матриці комірок циклічна (якщо є п матриць комірок, то для будь-якої і-ї матриці (і=п) справедливе співвідношення (і+1) - 1). Роботою завантаження файлів конфігурації керує мікросеквенсор МС 2, який формує послідовність адрес і керуючі сигнали пам'яті до пристрою ЗП 5, що запам'ятовує файли конфігурації, і керуючі сигнали для ДМХ 16, виконуючи запис файлу конфігурації в чергову матрицю МК 6. Після запису файлу конфігурації у МК6 формується керуючий сигнал, який сигналізує про закінчення запису, і у вигляді сигналу переривання надходить через елемент АБО 17 на вхід переривання мікросеквенсора МС 2 Мікросеквенсор МС 2 працює під керуванням мікроконтролера МКК 3, який задає початкову адресу файлу конфігурації' \ його розмір (кількість комірок пам'яті в ЗП 5). Пристрій ЗП 5, який запам'ятовує файли конфігурації, являє собою бібліотеку структур для обробки даних, записаних у довільному порядку Мікросеквенсор МС 2 за допомогою керуючого сигналу ініціює роботу відповідної матриці МК 6. Запис файлів конфігурації до пристрою ЗП 5, який запам'ятовує файли конфігурації, здійснюють за допомогою команди запису файлів конфігурації, переданої в мікроконтролер МКК 3 через КВВ 1. У даній команді вказується номер відповідного файлу конфігурації і його розмір. Мікроконтролер МКК 3 передає цю команду мікросеквенсору МС 2, який формує адреси і сигнали запису до пристрою ЗП 5. що запам'ятовує файли конфігурації. Файл конфігурації у вигляді послідовності слів через канал КВВ 1 надходить на інформаційні входи пристрою, який запам'ятовує файли конфігурації ЗП 5. Мікросеквенсор МС 2 керує записом файлу конфігурації, формуючи послідовність адрес і контролюючи розмір файлу. Початковою адресою AQ файлу під нульовим номером £ нульова комірка пам'яті ЗП 5, для файла конфігурації під довільним і-м номером початкова адреса визначається пристроєм МС 2: • A,=A,-I+VAM, де Ам - кількість комірок пам'яті ЗП 5 для збереження файла конфігурації. Завантаження файлів, конфігурації Із ЗП 5 у МК 6 здійснюється мікросеквенсором МС 2 за допомогою команди відповідного формату від мікроконтролера МКК 3. Формат команди Містить номер файла конфігурації. На основі цієї команди мікросеквенсор МС 2 формує сигнали читання і послідовність адрес для пристрою ЗП 5 та набір керуючих сигналів для МК 6. Дані файлу конфігурації із ЗП 5 через ДМХ 16 послідовно завантажуються у відповідну матрицю МК 6, у якій формується сигнал, що фіксує закінчення завантаження файлу конфігурації. Після завантаження із ЗП 5 ф а й л У конфігурації в МК 6 буде сформована структура пристрою для реалізації відповідного алгоритму, який включає у свій склад операційний і внутрішній керуючий пристрій. Запис файлів конфігурації в ЗП 5 здійснюється таким чином- файл конфігурації надходить на вхід даних ЗП 5. Команда (зовнішня) для мікроконтролера МКК 3 надходить через КВВ 1 У команді вказується номер файлу конфігурації та його розмір. МКК 3 формує керуючі сигнали для мікросеквенсора МС 2, які визначають для заданого номера (Імені) файлу конфігурації виконавчу ад 34876 ресу і формує керуючі сигнали запису у ЗП 5. Таким чином дані конфігурації надходять через канал КЕШ 1, а мікросеквенсор МС 2 формує адреси і сигнали запису для ЗП 5.'Після запису всього файлу в ЗП 5 (на основі Інформації про розмір файлу) у МС 2 підготовлена початкова адреса для наступного файлу конфігурації. Закінчення запису контролюється мікросеквенсором МС 2 Процедура запису/читання даних у/із ЗП 7 здійснюється так: у команді вказується операція (запис/читання), розмір блоку даних (кількість слів) І початкова адреса для ЗП Т Команда надходить у МКК 3, який керує процесом, тобто формує адресу і сигнали керування. Під час запису в ЗП 7 зовнішні дані надходять з каналу КВВ 1 через MX 10 на входи ЗП 7. Мікроконтролер МКК 3 формує адресу І сигнали керування для MX 9, MX 10 і ЗП 7 При зчитуванні з ЗП 7 дані надходять через MX 11 на другі входи каналу КВВ 1. Мікроконтролер МКК 3 формує адресу і керуючі сигнали для MX 9, MX 11 і ЗП 7. Процедура обробки даних здійснюється таким чином. У команді вказується номер (Ім'я) матриці МК 6. який відповідає номеру файлу конфігурації. У МС 2 під керуванням МКК 3 формується сигнал, який ініціює відповідну матрицю МК 6 для обробки. Паралельно здійснюється завантаження відповідного файлу конфігурації в чергову матрицю МК 6. Команда є мікропрограмою,' яка складається з мікрокоманд. Мікропрограм'а реалізується в матриці МК 6 внутрішнім пристроєм керування, який формує адреси і керуючі сигнали для ЗП 7 і послідовність керуючих сигналів для внутрішньої структури МК 6. Керуючі сигнали для MX 9, MX 10 визначають роботу ЗП 7 з матрицею МК 6. Керуючий сигнал для ДМХ 15, MX 13 і MX 14 визначає взаємодію з обраною матрицею. Після завершення обробки даних і-ї матрицею, результати обробки даних записуються в ЗП 7 і служать проміжними даними (вихідними) для (і+1)-ї матриці. Коли закінчується робота алгоритму з даною МК б (закінчення мікропрограми), формується переривання (переривання може бути сформовано й в інших випадках), яке надходить на керуючий вхід МКК 3, де виконується його обробка. До складу матриці комірок МК 6 входить незкомутована матриця універсальних логічних еле ментів, яка містить внутрішньосхемні засоби контролю і забезпечення процесу завантаження файлу конфігурації. Як МК 6 може використовуватися програмовна логічна інтегральна схема (ПЛІС) типу FPGA (одна або декілька), наприклад фірми ХІІІПХ (США). Формат файлу конфігурації є стандартним для ПЛЮ і містить інформацію про конфі-. гурацію МК 6, тобто формує відповідну принципову електричну схему, яка реалізує заданий алгоритм. Файли конфігурації формуються за допомогою зовнішніх спеціальних засобів проектування (САПР) і можуть бути записані в ЗП 5 Із будь-якого зовнішнього носія інформації через канал вводу/виводу КВВ 1. Блоки пам'яті ЗП 5 і ЗП 7 є адресними пристроями, які запам'ятовують, і можуть бути реалізовані стандартними мікросхемами пам'яті (статичного або динамічного типу). Канал КВВ 1 реалізує протокол обміну між зовнішньою системною шиною (наприклад, шина РСІ) і блоками реконфігуровного процесора! Канал вводу/виводу КВВ 1 може бути реалізований на ПЛІС або на основі універсального мікропроцесо-1 ра. Мікроконтролер МКК 3 формує послідовність керуючих сигналів для відповідних, блоків реконфігуровного процесора І може бути побудований, наприклад, на основі промислового мікролрограмногр контролера або на кристалі ПЛІС. Мікросеквенсор МС 2 формує послідовність керуючих сигналів для відповідних блоків реконфігуровного процесора і може бути побудований, наприклад, на основі промислового мікропрограмного контролера або на кристалі ПЛІС. Мультиплексори MX 9, 10. 11, 12, 13, 14 і демультиплексори ДМХ 15, 16 можуть бути реалізовані стандартними інтегральними мікросхемами або їхня наявність у структурі може бути замінена використанням виходів з трьома станами для відповідних блоків реконфігуровного процесора. Запропонований реконфігуровний процесор, як слідує з опису, може бути реалізований промисловим засобом, оскільки його складові вузли і блоки побудовані на основі елементної бази широкого застосування. S 34876 КВВ 8 ФІГ. 1 Фіг. 2 . Тираж 50 екз Відкрите акціонерне товариство «Патент» Україна 88000, м Ужгород, вул Гагаріна, 101 (03122)3-72-89 (03122)2-57-03