Цифровий пристрій для обчислення функцій

Цифровий пристрій для обчислення функцій, що вміщує зміщуючий регістр, інформаційні входи якого з'єднані з входами пристрою, адресну комбінаційну схему, інформаційні входи якої підключені до виходів зміщуючого регістра, блок пам'яті, входи якого з'єднані з виходами адресної комбінаційної схеми, керуюча шина пристрою "Скид" підключена до перших керуючих входів зміщуючого регістра та регістра, шина "Запуск" є керуючою шиною 30645 руючий тригер, перший вхід якого підключений до шини "Скид", а друга - до шини "Запуск", інверсний вихід тригера підключений до керуючого входу адресної комбінаційної схеми, а прямий вихід тригера з'єднаний з другим керуючим входом зміщуючого регістру, треті керуючі входи якого з'єднані з першими виходами блока пам'яті і підключені до входів елемента "ИЛИ-НЕ", вихід якого з'єднаний із входом вузла диференціювання, вихід якого підключений до керуючого входу гр упи елементів "И", інформаційні входи яких підключені до відповідних виходів зміщуючого регістр у, а ви ходи елементів "И" підключені до відповідних зчитувальних входів регістру, кодові входи якого з'єднані з відповідними другими виходами блока пам'яті, виходи регістра є виходами пристрою. В основу винаходу пристрою поставлено задачу підвищення швидкодії пристрою при збереженні приладних затрат шляхом пропоновання рішення для усіх ознаків, які вказані у відрізняючій частині формули винаходу, і виявляють в процесі взаємодії характерні їм відомі властивості, що дають кожен із них окремо відомий позитивний ефект. При цьому, забезпечується надпідсумковий позитивний ефект, зумовлений сукупністю вказаних ознак, який визначається в тім, що скорочення часу відтворення функцій за рахунок схемотехнічного вирішення у вигляді паралельного зчитування констант, формування імпульсів керування по передньому і задньому фронтах одного й того ж імпульсу, застосування незалежного від розрядності операндів підсумовування. Це дозволяє підвищити швидкодію, зумовлену порозрядним підсумовуванням (сума по mod 2) трансформованого по цілих степенях двійки вхідного коду аргументу і відповідної коректуючої константи, при чому значення коректуючої константи визначається як сума по mod 2 значення функції і значення відповідної апроксимуючої функції. Таким чином, пропоноване рішення задовольняє критерій "суттєві відмінності". На фігурі зображена структурна схема пристрою. Пристрій містить зміщуючий регістр 1, адресну комбінаційну схему 2, блок пам'яті 3, керуючий тригер 4, елементи "ИЛИ-НЕ" 5, вузол диференціювання 6, групу елементів "И" 7, регістр 8. У пропонованому пристрої значення функцій виводиться у вигляді додавання по mod 2 трансформованої в зміщуючому регістрі кодової послідовності вхідного аргументу і коректуючи х констант. Для ділянки зміни аргументу (xj≤х≤ хS+1) функція подається в такому вигляді: F(x)=x(ξ0jq0+ξisq±i+...+ξ( m-1)jq±(m-1))Å∆j, де: х - аргумент функції; q - основа прийнятої системи лічення; m - розрядність коефіцієнту нахилу апроксимуючої прямої; ξ0j…ξ(m- 1)j - константи перетворення, що мають значення 0 або 1; Dj – значення коректуючих констант, визначених як сума по mod 2 значення трансформованої кодової послідовності вхідного аргументу і відповідного йому значення кодової послідовності функції. Кількість і знаки зміщень вибираються із врахуванням необхідної точності відтворення функції. Процедура розрахунку функції, що реалізується, зумовлюється тим, що визначається значення коректуючої константи й коефіцієнта нахилу прямої на j-ій лінійній ділянці апроксимації. Цифровий пристрій для обчислення функцій працює таким чином. По входу "Скид" пристрою імпульс встановлює у вихідний стан зміщуючий регістр 1, тригер 4, регістр 8. Імпульс "Запуск" надходить на лічильний вхід тригера 4 і встановлює на виході регістра 1 вхідн у кодову послідовність аргументу. Оскільки дозволяючий вхід адресної комбінаційної схеми 2 відкритий інверсним виходом тригера 4, то під дією коду аргументу на виході схеми 2 сформується імпульс, який надходить на відповідний вхід блоку пам'яті 3, під дією якого з перших виходів блока пам'яті 3 зчитується код керуючої константи, який надходить на відповідні треті керуючі входи зміщуючого регістру 1, під дією якого вхідна кодова послідовність аргументу трансформується в зміщуючому регістрі по цілих степенях двійки вліво чи вправо в залежності від знаку степеня при основі q. З други х ви ходів блока пам'яті 3 зчитується код коректуючої константи Dj і записується по кодових входах регістр у 8. Трансформований код аргументу,проходячи через групу елементів "И" 7 під дією імпульсу дозволу сформованого елементом "ИЛИ-НЕ" 5 та вузлом диференціювання 6, надходить на лічильні входи регістру 8. Під дією одиниць, що надходійшли на лічильний вхід регістру 8, відбудеться переключення відповідного тригера в регістрі 8 на протилежне, тобто відбудеться сумування по mod 2. На виході регістра 8 з'явиться код значення відтворюваної функції. Техніко-економічний аналіз пропонованого пристрою показує, що швидкодія цього пристрою визначається як: t=tB+rtЗM+t n, (2) де: tn - час перемикання тригера регістру з одного стану в інший. Вважаючи, що tn«tПС, tПС=3ntn, то переваги в порівнянні з прототипом в швидкодії складе: [m(n-1)]3tn. Наприклад, припустимо, що n=16, m=4, r=4, tB=tn , tПС=3tBn, tЗM=2tB, тоді відношення (1) і (2), дорівнює: [tB+4(2tB)+4(3tB16)]/[tB+4(2tB)+tB]=201tB/10tB= =20,1, тобто швидкодія збільшиться в 20 разів. 2 30645 Фіг. __________________________________________________________ ДП "Український інститут промислової власності" (Укрпатент) Україна, 01133, Київ-133, бульв. Лесі Українки, 26 (044) 295-81-42, 295-61-97 __________________________________________________________ Підписано до друку ________ 2002 р. Формат 60х84 1/8. Обсяг ______ обл.-вид. арк. Тираж 50 прим. Зам._______ ____________________________________________________________ УкрІНТЕІ, 03680, Київ-39 МСП, вул. Горького, 180. (044) 268-25-22 ___________________________________________________________ 3