Пристрій для швидкого дійсного перетворення хартлі-фур’є
Формула / Реферат
Пристрій для швидкого дійсного перетворення Хартлі-Фур'є, що містить блок синхронізації, блок постійної пам'яті, два лічильники адрес, два вхідні регістри, регістр, вихідний регістр, три комутатори, два помножувачі, суматор-віднімач і блок пам'яті, вихід якого є інформаційним виходом пристрою та підключений до інформаційних входів першого та другого вхідних регістрів, перший вихід блока синхронізації підключений до лічильного входу першого лічильника адреси, інформаційний вихід якого підключений до адресного входу блока постійної пам'яті, вихід якого підключений до інформаційного входу регістра, перший і другий виходи якого підключені до перших входів відповідно першого і другого помножувачів, другий вихід блока синхронізації підключений до лічильного входу другого лічильника адреси, інформаційний вихід якого підключений до адресного входу блока пам'яті, інформаційний вхід якого підключений до виходу першого комутатора, перший інформаційний вхід якого є інформаційним входом пристрою, а другий інформаційний вхід з'єднаний з виходом вихідного регістра, керуючий вхід першого комутатора підключений до третього виходу блока синхронізації, четвертий вихід якого підключений до входу керування записом-зчитуванням з блока пам'яті, п'ятий вихід блока синхронізації підключений до тактового входу першого вхідного регістра, тактовий вхід регістра підключений до шостого виходу блока синхронізації, сьомий вихід якого підключений до тактового входу другого вхідного регістра, вихід якого підключений до першого інформаційного входу другого комутатора, вихід якого підключений до першого інформаційного входу суматора-віднімача, керуючий вхід якого підключений до восьмого входу блока синхронізації, дев'ятий вихід якого підключений до тактового входу вихідного регістра, вихід другого помножувача підключений до другого інформаційного входу другого комутатора, керуючий вхід якого з'єднаний з керуючим входом третього комутатора та підключений до десятого виходу блока синхронізації, вихід першого вхідного регістра підключений до першого інформаційного входу третього комутатора, вихід якого підключений до другого інформаційного входу суматора-віднімача, вихід якого підключений до інформаційного входу вихідного регістра, вихід першого помножувача підключений до другого інформаційного входу третього комутатора, який відрізняється тим, що в пристрій введені четвертий та п'ятий комутатори, керуючі входи яких з'єднані та підключені до восьмого виходу блока синхронізації, перший інформаційний вхід четвертого комутатора і другий інформаційний вхід п'ятого комутатора з'єднані та підключені до виходу першого вхідного регістра, другий інформаційний вхід четвертого комутатора і перший інформаційний вхід п'ятого комутатора з'єднані та підключені до виходу другого вхідного регістра, виходи четвертого та п'ятого комутаторів підключені до других входів відповідно першого і другого помножувачів.
Текст
Пристрій для швидкого дійсного перетворення Хартлі-Фур'є, що містить блок синхронізації, блок постійної пам'яті, два лічильники адрес, два ВХІДНІ регістри, регістр, вихідний регістр, три комутатори, два помножувачі, суматор-віднімач і блок пам'яті, вихід якого є інформаційним виходом пристрою та підключений до інформаційних входів першого та другого вхідних регістрів, перший вихід блока синхронізації підключений до лічильного входу першого лічильника адреси, інформаційний вихід якого підключений до адресного входу блока постійної пам'яті, вихід якого підключений до інформаційного входу регістра, перший і другий виходи якого підключені до перших входів ВІДПОВІДНО першого і другого помножувачів, другий вихід блока синхронізації підключений до лічильного входу другого лічильника адреси, інформаційний вихід якого підключений до адресного входу блока пам'яті, інформаційний вхід якого підключений до виходу першого комутатора, перший інформаційний вхід якого є інформаційним входом пристрою, а другий інформаційний вхід з'єднаний з виходом вихідного регістра, керуючий вхід першого комутатора підключений до третього виходу блока синхронізації, четвертий вихід якого підключений до входу керування записомзчитуванням з блока пам'яті, п'ятий вихід блока синхронізації підключений до тактового входу першого вхідного регістра, тактовий вхід регістра підключений до шостого виходу блока синхронізації, сьомий вихід якого підключений до тактового входу другого вхідного регістра, вихід якого підключений до першого інформаційного входу другого комутатора, вихід якого підключений до першого інформаційного входу суматоравіднімача, керуючий вхід якого підключений до восьмого входу блока синхронізації, дев'ятий вихід якого підключений до тактового входу вихідного регістра, вихід другого помножувача підключений до другого інформаційного входу другого комутатора, керуючий вхід якого з'єднаний з керуючим входом третього комутатора та підключений до десятого виходу блока синхронізації, вихід першого вхідного регістра підключений до першого інформаційного входу третього комутатора, вихід якого підключений до другого інформаційного входу суматора-віднімача, вихід якого підключений до інформаційного входу вихідного регістра, вихід першого помножувача підключений до другого інформаційного входу третього комутатора, який відрізняється тим, що в пристрій введені четвертий та п'ятий комутатори, керуючі входи яких з'єднані та підключені до восьмого виходу блока синхронізації, перший інформаційний вхід четвертого комутатора і другий інформаційний вхід п'ятого комутатора з'єднані та підключені до виходу першого вхідного регістра, другий інформаційний вхід четвертого комутатора і перший інформаційний вхід п'ятого комутатора з'єднані та підключені до виходу другого вхідного регістра, виходи четвертого та п'ятого комутаторів підключені до других входів ВІДПОВІДНО першого і другого помножувачів Винахід належить до галузі цифрової обчислювальної техніки і може бути застосований у системах і пристроях цифрової обробки інформації G 06 F 15/332, Бюл № 37, 1987], що містить блок синхронізації, блок постійної пам'яті, блок оперативної пам'яті, два лічильники адрес, два ВХІДНІ регістри, регістр, проміжний регістр, вихідний регістр, три помножувачі, три суматори, чотири комутатори та має інформаційний вхід і інформаційний вихід Недоліком пристрою є великі апаратурні ви для перетворення часової ПОСЛІДОВНОСТІ ДІЙСНИХ ВІДЛІКІВ вхідного сигнал} в частотну та частотної ПОСЛІДОВНОСТІ у часову Відомий пристрій для швидкого дійсного перетворення Хартлі-Фур'є [А с СССР № 1343424, кл со го (О 46339 із блока пам'яті у ВХІДНІ регістри при виконанні батрати за КІЛЬКІСТЮ помножувачів і суматорів зових процедур перетворення, що містять операції Найбільш близьким за технічною сутністю до множення, в наслідок чого підвищується швидкопропонованого є пристрій для швидкого дійсного дія пристрою перетворення Хартлі-Фур'є [А с СССР № Поставлена задача досягається за рахунок то1569847, кл G 06 F 15/332, Бюл №21, 1990], що го, що в пристрій для швидкого дійсного перетвомістить блок синхронізації, блок постійної пам'яті, рення Хартлі-Фур'є, що містить блок синхронізації, два лічильники адрес, два ВХІДНІ регістри, регістр, блок постійної пам'яті, два лічильники адрес, два вихідний регістр, три комутатори, два помножуваВХІДНІ регістри, регістр, вихідний регістр, три комучі, суматор-віднімач і блок пам'яті, вихід якого є татори, два помножувачі, суматор-віднімач і блок інформаційним виходом пристрою та підключений пам'яті, вихід якого є інформаційним виходом придо інформаційних входів першого та другого вхідстрою та підключений до інформаційних входів них регістрів, перший вихід блока синхронізації першого та другого вхідних регістрів, перший вихід підключений до лічильного входу першого лічильблока синхронізації підключений до лічильного ника адреси, інформаційний вихід якого підключевходу першого лічильника адреси, інформаційний ний до адресного входу блока постійної пам'яті, вихід якого підключений до адресного входу блока вихід якого підключений до інформаційного входу постійної пам'яті, вихід якого підключений до інфорегістра, перший і другий виходи якого підключені рмаційного входу регістра, перший і другий виходи до перших входів ВІДПОВІДНО першого і другого якого підключені до перших входів ВІДПОВІДНО помножувачів, другий вихід блока синхронізації першого і другого помножувачів, другий вихід блопідключений до лічильного входу другого лічилька синхронізації підключений до лічильного входу ника адреси, інформаційний вихід якого підключедругого лічильника адреси, інформаційний вихід ний до адресного входу блока пам'яті, інформаякого підключений до адресного входу блока паційний вхід якого підключений до виходу першого м'яті, інформаційний вхід якого підключений до комутатора, перший інформаційний вхід якого є виходу першого комутатора, перший інформаційінформаційним входом пристрою, а другий інфорний вхід якого є інформаційним входом пристрою, маційний вхід з'єднаний з виходом вихідного регіса другий інформаційний вхід з'єднаний з виходом тра, керуючий вхід першого комутатора підключевихідного регістра, керуючий вхід першого комутаний до третього виходу блока синхронізації, тора підключений до третього виходу блока синчетвертий вихід якого підключений до входу керухронізації, четвертий вихід якого підключений до вання записом-зчитуванням з блока пам'яті, п'ятий входу керування записом-зчитуванням з блока вихід блока синхронізації підключений до тактовопам'яті, п'ятий вихід блока синхронізації підключего входу першого вхідного регістра, тактовий вхід ний до тактового входу першого вхідного регістра, регістра підключений до шостого виходу блока тактовий вхід регістра підключений до шостого синхронізації, сьомий вихід якого підключений до виходу блока синхронізації, сьомий вихід якого тактового входу другого вхідного регістра, вихід підключений до тактового входу другого вхідного якого підключений до першого інформаційного регістра, вихід якого підключений до першого інвходу другого комутатора, вихід якого підключений формаційного входу другого комутатора, вихід до першого інформаційного входу суматораякого підключений до першого інформаційного віднімача, керуючий вхід якого підключений до входу суматора-віднімача, керуючий вхід якого восьмого входу блока синхронізації, дев'ятий вихід підключений до восьмого входу блока синхронізаякого підключений до тактового входу вихідного ції, дев'ятий вихід якого підключений до тактового регістра, вихід другого помножувача підключений входу вихідного регістра, вихід другого помножудо другого інформаційного входу другого комутавача підключений до другого інформаційного вхотора, керуючий вхід якою з'єднаний з керуючим ду другого комутатора, керуючий вхід якого з'єдвходом третьою комутатора та підключений до наний з керуючим входом третього комутатора та десятого виходу блока синхронізації, вихід першопідключений до десятого виходу блока синхроніго вхідного регістру підключений до першого інфозації, вихід першого вхідного регістру підключений рмаційного входу третього комутатора, вихід якого до першого інформаційного входу третього комупідключений до другого інформаційного входу сутатора, вихід якого підключений до другого інформатора-віднімача, вихід якого підключений до інмаційного входу суматора-віднімача, вихід якого формаційного входу вихідного регістра, вихід підключений до інформаційного входу вихідного першого помножувача підключений до другого регістра, вихід першого помножувача підключений інформаційного входу третього комутатора до другого інформаційного входу третього комутатора, введені четвертий та п'ятий комутатори, кеНедоліком даного пристрою є низька швидкоруючі входи яких з'єднані та підключені до восьмодія в наслідок витрат часу на дворазове зчитуванго виходу блока синхронізації, перший ня вхідних даних із блока пам'яті у ВХІДНІ регістри інформаційний вхід четвертого комутатора і друпри виконанні базових процедур перетворення, що гий інформаційний вхід п'ятого комутатора з'єднані містять операції множення перший раз ВХІДНІ дані та підключені до виходу першого вхідного регістра, зчитуються для обчислення одного операнда вихідругий інформаційний вхід четвертого комутатора дних даних, а другий - для обчислення другого і перший інформаційний вхід п'ятого комутатора операнда вихідних даних з'єднані та підключені до виходу другого вхідного В основу винаходу поставлено задачу створегістра, виходи четвертого та п'ятого комутаторів рення пристрою для швидкого дійсного перетвопідключені до других входів ВІДПОВІДНО першого і рення Хартлі-Фур'є в якому за рахунок введення другого помножувачів двох додаткових комутаторів зменшується до одного разу КІЛЬКІСТЬ разів зчитування вхідних даних 46339 якого підключений до інформаційного входу вихідного регістра 17, а керуючий вхід підключений до восьмого входу блока і синхронізації та з'єднаний з керуючими входами четвертого та п'ятого комутаторів 9 - 1 0 Дев'ятий вихід блока 1 синхронізації підключений до тактового входу вихідного регістра 17 Керуючі входи другого та третього комутаторів 1 1 - 1 2 з'єднані та підключені до десятого виходу блока 1 синхронізації Пристрій працює наступним чином Виконання гармонічного перетворення включає чотири етапи введення вхідної інформації, обчислення коефіцієнтів Хартлі, перетворення коефіцієнтів Хартлі в коефіцієнти Фур'є, виведення результатів перетворення На фіг 1 представлена структурна схема пристрою для швидкого дійсного перетворення ХартНа етапі введення вхідної інформації викорислі-Фур'є, на фіг 2 граф-схема алгоритму Хартлітовуються тільки блок 1 синхронізації, другий лічиФур'є для вимірності масиву даних N 16 льник 3 адреси, блок 8 оперативної пам'яті та перший комутатор 13 По сигналу з третього виходу Пристрій (фиг 1) містить блок 1 синхронізації, блока 1 синхронізації на керуючий вхід першого лічильники 2 і 3 адреси, блок 4 постійної пам'яті, комутатора 13 останній виконує підключення інВХІДНІ регістри 5 і 6, регістр 7, блок 8 (оперативної) формаційного входу 18 пристрою до інформаційпам'яті, комутатори 9 - 1 3 , помножувачі 14 і 15, ного входу блока 8 оперативної пам'яті Другий суматор-віднімач 16, вихідний регістр 17, інфорлічильник 3 адреси формує та послідовно передає маційний вхід 18та інформаційний вихід 19 на адресний вхід блока 8 оперативної пам'яті двійПерший вихід блока 1 синхронізації підключеково-шверсну ПОСЛІДОВНІСТЬ адрес, за якими в блок ний до лічильного входу першою лічильника 2 ад8 оперативної пам'яті записується вхідна інфорреси, інформаційний вихід якого підключений до адресного входу блока 4 постійної пам'яті, вихід мація h (n) (n = 0,N -1) , в результаті чого виконуякого підключений до інформаційного входу регісється крок R перетворення згідно з граф-схемою тра 7, перший і другий виходи якого підключені до алгоритму перетворення (фіг 2) перших входів ВІДПОВІДНО першого й другого поЕтап обчислення коефіцієнтів H(v) Хартлі множувачів 1 4 - 1 5 Другий вихід блока 1 синхроні(фіг 2) включає в себе послідовне виконання L = зації підключений до лічильного входу другого ліlog2N кроків М алгоритму перетворення Хартлі (всі чильника 3 адреси, інформаційний вихід якого кроки, за винятком двох перших, містять два підпідключений до адресного входу блока 8 оператикроки), на кожному з яких послідовно реалізуються вної пам'яті, вихід якого є інформаційним виходом процедури ("метелики") одного з двох видів Про19 пристрою та підключений до інформаційних цедура першого виду не містить операцій множенвходів першого та другого вхідних регістрів 5 - 6, а ня і реалізується при виконанні перших двох кроків інформаційний вхід підключений до виходу першого комутатора 13, перший інформаційний вхід якота на останніх підкроках (підкроках а) наступних го є інформаційним входом 18 пристрою, а другий кроків алгоритму Процедура другого виду містить інформаційний вхід з'єднаний з виходом вихідного операції множення на тригонометричні коефіцієнти регістра 17 Керуючий вхід першого комутатора 13 і реалізується при виконанні перших підкроків (підпідключений до третього виходу блока 1 синхронікроків р) всіх кроків алгоритму, за винятком двох зації, четвертий вихід якого підключений до входу перших Суть процедур першого та другого видів керування записом-зчитуванням із блока 8 операвизначається ВІДПОВІДНО такими математичними тивної пам'яті П'ятий вихід блока 1синхронізації виразами підключений до тактового входу першого вхідного А' = А + В регістра 5, вихід якого підключений до першого В' = А - В інформаційного входу четвертого й другого інфота рмаційного входу п'ятого комутаторів 9 - 10 та до А'= першого інформаційного входу третього комутатора 11 Тактовий вхід регістра 7 підключений до -B-C шостого виходу блока 1 синхронізації, сьомий виА та В - ВІДПОВІДНО перший та другий ВХІДНІ хід якого підключений до тактового входу другого операнди, вхідного регістра 6, вихід якого підключений до А' та В' - ВІДПОВІДНО перший та другий ВИХІДНІ другого інформаційного входу четвертого й першооперанди, го інформаційного входу п'ятого комутаторів 9 - 1 0 та до першого інформаційного входу другого комуk = cos(27ik/2 ) - косинусний коефіцієнт, татора 12 Виходи четвертого й п'ятого комутаторів 9 - 10 підключені до других входів ВІДПОВІДНО k = sin(27ik/2 ) - синусний коефіцієнт, першого й другого помножувачів 14 - 15, виходи яких підключені до других входів ВІДПОВІДНО треm = 3,І_ - номер кроку алгоритму перетворентього та другого комутаторів 11 - 12, виходи яких ня, підключені ВІДПОВІДНО до другого та першого інформаційних входів суматора-віднімача 16, вихід k = 1,2 - 1 - номер тригонометричного коефіцієнта на m-му кроці Введення в пристрій четвертого та п'ятого комутаторів разом з їх зв'язками з вхідними регістрами, помножувачами та блоком синхронізації, дозволило підключати виходи вхідних регістрів, що містять ВХІДНІ дані, до входів помножувачів так, щоб забезпечити на входах останніх наявність тих вхідних даних, котрі необхідні для обчислення поточних вихідних даних при виконанні базових процедур перетворення, що містять операції множення Це дозволило підвищити швидкодію пристрою, оскільки зчитування вхідних даних із блока пам'яті у ВХІДНІ регістри при виконанні базових процедур перетворення, що містять операції множення, виконується лише один раз 8 46339 синхронізації задає на суматорі-віднімачі 16 виконом нання операції віднімання, внаслідок чого на його виході формується результат другого вихідного Блок 1 синхронізації на своєму другому виході операнда, котрий по сигналу з дев'ятого виходу формує сигнали, по яким другий лічильник 3 адреблока 1 синхронізації записується у вихідний реси формує адреси операнд їв, що приймають гістр 17 Далі операції виконуються паралельно участь у реалізації поточної процедури, в такій Значення другого вихідного операнда з виходу ПОСЛІДОВНОСТІ адреса першого операнда, адреса вихідного регістра 17 через перший комутатор 13, другого операнда, адреса першого операнда Пісщо керується з третього виходу блока 1 синхроніля формування адреси першого вхідного операнзації, поступає на інформаційний вхід блока 8 опеда його значення з'являється на виході блока 8 ративної пам'яті та під керуванням сигналу записуоперативної пам'яті та по сигналу з п'ятого виходу зчитування з четвертого виходу блока 1 синхроніблока 1 синхронізації записується в перший вхідзації, записується в блок 8 оперативної пам'яті за ний регістр 5, а після формування адреси другого адресою другого операнда, котра встановлена на вхідного операнда його значення з'являється на виході другого лічильника 3 адреси Одночасно з виході блока 8 оперативної пам'яті та по сигналу із цим сигнал з восьмого виходу блока 1 синхронізасьомою виходу блока 1 синхронізації записується ції переводить четвертий та п'ятий комутатори 9 в другий вхідний регістр 6 При реалізації проце10 у режим пропуску ВІДПОВІДНО другого та першодури другого виду одночасно з першим формуванго вхідних операндів із виходів ВІДПОВІДНО другого ням адреси першого операнда по сигналу з перта першого вхідних регістрів 5 - 6, а суматоршого виходу блока 1 синхронізації лічильник 2 віднімач 16 в режим підсумовування, внаслідок адреси формує адресу пари тригонометричних чого на його виході формується результат першокоефіцієнтів - синусного та косинусного, що приго вихідного операнда процедури першого чи друймають участь у реалізації поточної процедури, їх гого виду в залежності від сигналу керування трезначення з'являються на виході блока 4 постійної тього та другого комутаторів 11 - 12 По пам'яті та по сигналу із шостого виходу блока 1 завершенню запису значення другого вихідного синхронізації записуються в регістр 7 Довжина операнда в блок 8 оперативної пам'яті результат слова блока 3 постійної пам'яті та ВІДПОВІДНО регіспершого вихідного операнда з виходу суматоратра 7 у два рази перевищують довжину слова інвіднімача 16 записується у вихідний регістр 17 В ших блоків пристрою наступному такті формування адреси першого Перший та другий ВХІДНІ операнди з виходів операнда його значення з виходу вихідного регістВІДПОВІДНО першого та другого вхідних регістрів 5 ру 17 через перший комутатор 13 поступає на ін6 поступають на перші входи ВІДПОВІДНО третього формаційний вхід блока 8 оперативної пам'яті та та другого комутаторів 11 - 12, а через ВІДПОВІДНО під керуванням сигналу запису-зчитування з четчетвертий та п'ятий комутатори 9 - 10, що керувертого виходу блока 1 синхронізації, записується ються з восьмого виходу блока 1 синхронізації, в блок 8 оперативної пам'яті поступають на другі входи ВІДПОВІДНО першого та другого помножувачів 14 - 15, на перші входи яких Виконання етапу F (фіг 2) перетворення коепоступають ВІДПОВІДНО перший та другий виходи фіцієнтів H(v) Хартлі в коефіцієнти F(v) = a(v) + j • регістра 7 Виходи помножувачів 14 - 15, на яких b(v) Фур'є, де a(v) та b(v) - ВІДПОВІДНО дійсна та формуються результати добутків вхідних оперануявна частини коефіцієнта F(v), a j = V-1 . аналодів на тригонометричні коефіцієнти, поступають на гічне виконанню одного підкроку алгоритму передругі входи ВІДПОВІДНО третього та другого комутатворення Хартлі на якому реалізуються процедури торів 11 - 12 При виконанні процедур першого другого виду з тригонометричними коефіцієнтами виду третій та другий комутатори 11 - 12, що керівними 1/2 руються з десятого виходу блока 1 синхронізації, пропускають ВІДПОВІДНО на другий та перший вхоНа етапі виведення результатів перетворення ди суматора-віднімача 16 сигнали з виходів ВІДПОвикористовуються тільки блок 1 синхронізації, друВІДНО ВХІДНИХ регістрів 5 - 6, а при виконанні прогий лічильник 3 адреси та блок 8 оперативної пацедур другого виду - сигнали з виходів ВІДПОВІДНО м'яті По сигналам із другого виходу блока 1 синпершого та другого помножувачів 14 - 15, в рехронізації лічильник 3 адреси формує і послідовно зультаті чого на входах суматора-помножувача передає на адресний вхід блока 8 оперативної з'являються значення доданків, що використовупам'яті адреси, за якими зчитуються й виводяться ються при обчисленні значення другого вихідного на інформаційний вихід 19 значення коефіцієнтів операнда F(v) перетворення Кожна процедура реалізується наступним чи Керуючий сигнал із восьмого виходу блока 1 Фіг. 1 ФІГ ДП «Український інститут промислової власності» (Укрпатент) вул Сім'ї Хохлових, 15, м Київ, 04119, Україна (044)456-20- 90 ТОВ "Міжнародний науковий комітет" вул Артема, 77, м Київ, 04050, Україна (044)216-32-71
ДивитисяДодаткова інформація
Автори англійськоюVolynets Viktor Ivanovych
Автори російськоюВолынец Виктор Иванович
МПК / Мітки
МПК: G06F 15/00, G06F 17/14
Мітки: пристрій, хартлі-фур'є, перетворення, дійсного, швидкого
Код посилання
<a href="https://ua.patents.su/6-46339-pristrijj-dlya-shvidkogo-dijjsnogo-peretvorennya-khartli-fureh.html" target="_blank" rel="follow" title="База патентів України">Пристрій для швидкого дійсного перетворення хартлі-фур’є</a>
Попередній патент: Електромагнітний привід вібраційного насоса
Наступний патент: Пристрій для неінвазивної оптичної діагностики матеріалів біомедичного походження
Випадковий патент: Футерівка вхідної секції корпусу гідроциклона