Система передачі дискретної інформації

1. СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащая на передающей стороне элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок совпадения, передатчик, дешифратор и последовательно соединенные тактовый генератор и регистр сдвига, одни выходы которого подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым входом регистра сдвига, другой выход которого подключен к первому входу передатчика, при этом входы дешифратора соединены с соответствующими выходами регистра сдвига, а на приемной стороне - два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, дешифратор, блоки приема информации, формирователь стробирующих импульсов, два триггера, элемент И и приемник, первый выход которого подключен к входу блока выделения тактовой частоты, к первому входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом первого триггерат и к первому входу первого регистра сдвига, выходы которого соединены с входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. выход которого подключен к вто рому входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы дешифратора соединены С первыми входами блоков приема информации, о т л и ч а ю щ а я с я тем, что, с целью повышения достоверности передачи, на передающей стороне введен блок датчиков информации, выходы которого подключены к одним входам блока совпадения, другие входы и выходы которого соединены соответственно с выходами дешифратора и входами элемента ИЛИ, выход которого подключен к второму входу* передатчика, а на приемной стороне введены третий элемент ИСКЛЮс ЧАЮЩЕЕ ИЛИ и последовательно соединенные коммутатор и второй регистр сдвига, выходы которого подключены к входам третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому входу коммутатора, второй вход которого соединен с вторыми входами блоков приема информации и первым выходом первого триггера, второй выход которого подключен к третьему входу коммутатора, четвертый вход которого соединен с соответствующим выходом первого регистра сдвига и с первым входом элемента И, к второму входу которого подключен выход второго триггера, первый вход которого соединен с вторым выходом приемника, причем выход блока выделения тактовой частоты подключен к входу Формирователя стробирующих импульсов, первый выход которого соединен с вторыми входами первого и второго триггеров и первого регистра сдвига, второй и третий быходы формирователя импульсов соединены со 1256670 вход согласующего блока является ответственно с вторым входом второвходом приемника. • го регистра сдвига, выходы которого . подключены к входам дешифратора, — 4. Система по п. 1, о т л и ч а '-' и с третьими входами блоков приема ю щ а я с я тем, что каждый блок, информации, к четвертым входам котоприема информации содержит три элерых подключен выход элемента И. мента И, три.инвертора и триггер, . 2. Система по п . 1 , о т л и ч а выход которого подключен к первому ю щ а я с я тем, что передатчик входу первого элемента И, выход косбдержит последовательно соединенные торого через первый инвертор подклюперестраиваемый генератор, элемент чен к первому входу второго элеменИ и согласующий блок» выход которого та И, второй вход и выход которого является выходом передатчика, первым соединены соответственно с выходом и вторым входами которого являются второго инвертора и входом третьего соответственно второй вход элемента инвертора, выход которого подключен И и вход перестраиваемого генератора. к первому входу триггера, второй 3. Система п о п . 1 , о т л и ч а вход которого соединен с выходом ю щ а я с я тем, что приемник содертретьего элемента И, при этом первым, жит последовательно соединенные согвторым, третьим и четвертым входами ласующий блок и блок частотных демокаждого блока приема информации я в дуляторов, выходы которого подключеляются соответственно первый вход ны к входам элемента И К Ю А Щ Е ИЛИ, С Л ЧЮ Е третьего элемента И, второй вход . выход последнего является первым выпервого элемента И, второй вход ходом приемника, вторым выходом кототретьего элемента И и вход второго . , рого является соответствующий выход инвертора. . блока частотных демодуляторов,' а Изобретение относится к технике передачи дискретной информации и может использоваться в системах передачи дискретной информации с передающего пункта на приемный, 5 . Цель изобретения - повышение достоверности передачи. На фиг.1 представлена структурная электрическая схема передающей стороны системы передачи дискретной ' № информации; на фиг.2 - то же, приемной стороны» на фиг.З - вариант выполнения блока приема информации. ' Система передачи дискретной информации содержит на передающей '$ стороне (фиг.1) тактовый генератор 1, регистр сдвига 2, элемент ИСКЛКЬ ЧАЩЕЕ И И 3, дешифратор 4, блок 5 Л датчиков информации, блок 6 совпадения, элемент И И 7 и передатчик Л 20 8, состоящий из перестраиваемого генератора 9, элемента И 10 и согласующего блока 11, а иа приемной стороне (фиг. 2) - приемник 12, состоящий из согласующего блока 13, И блока 14 частотных демодуляторов и элемента И К Ю А Щ Е И И 15, первый С Л ЧЮ Е Л регистр 16 сдвига, первый и второй элементы И К Ю А Щ Е И И 17 и 18, С Л ЧЮ Е Л первый триггер 19, коммутатор 20, формирователь 21 стробирующих импульсов, второй регистр 22 сдвига, третий элемент И К Ю А Щ Е И И 23, С Л ЧЮ Е Л дешифратор 24, элемент И 25, второй триггер 26, блоки 2 7 . 1 . . . 2 7 . 1 6 приема информации, блок 28 выделения тактовой частоты» Каждый блок 2 7 . 1 . . . 2 7 . 1 6 приема информации содержит (фиг.З) первый, второй и третий элементы И 29, 30 и 31, первый, второй и третий инверторы 32, 33 и 34 и триггер 35. Система передачи дискретной информации работает следующим образом. Регистр 2 сдвига на передающей • стороне (фиг.1), переключаемый импульсами с выхода тактового генератора 1 и охваченный обратной связью через элемент И К Ю А Щ Е И И 3, С Л ЧЮ Е Л 1256670 генерирует на своих выходах циклическую последовательность двоичных символов, вид и длина которой определяются видом и степенью выбранного неприводимого многочлена. В частности, при длине регистра 2 сдвига, равной пяти, и включении элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 (фиг.1) на его выходах формируется кольцевая числовая последовательность длиной 31. В ней представлены все двоичные числа от 1 до 31. Дешифратор 4 формирует на своих шестнадцати (в общем случае -2 выходах, где п - длина регистра 2 сдвига) выходах импульсы при появлении на его выходах нечетных двоичных чисел, которым соответствуют единицы в кодовом кольце. В момент отсутствия сигналов с блока 5 датчиков'информации блок 6 совпадения заперт, сигналы на его выходах отсутствуют, ка. выходе- элемента ИЛИ 7 также отсутствуют сигналы, перестраиваемый генератор 9 формирует на выходе периодические импульсы с частотой следования f 4 , которые поступают на вход элемента И 10, на другой вход которого поступает кодовая последовательность, осуществляющая амплитудную модуляцию сигнала несущей частоты f 1 . Выходной сигнал элемента И 10 поступает в линию связи через согласующий блок 11. На приемной стороне (фиг.2) на первом выходе блока 14 частотных демодуляторов приемника 12 выделяется огибающая сигнала, передаваемого на частоте f4, т.е. при отсутствии сигналов блока 5 датчиков информации на первом выходе блока 14 частотных демодуляторов присутствует исходная кодовая последовательность, которая через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15 поступает на вход блока 28 выделения тзктовой частоты, на первый вход первого регистра 16 сдвига и первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17. Блок 28 предназначен для выделения тактовой частоты из принимаемых сигналов и позволяет исключить канал передачи тактовой частоты, уменьшить полосу частот, занимаемую системой. Кроме того, выходной сигнал блока 28 с целью повышения помехозащищенности системы может быть стабилизирован по частоте и фазе при помощи, например, узкополосного фильтра, настроенного на такто вую частоту. Выходной сигнал блока 28 управляет работой формирователя 21 стробирующих импульсов, формирующего на своих выходах последовательности импульсов тактовой частоты, сдвинутых один относительно другог'о на определенное время. Первые стробимпульсы с соответствующего выхода формирователя 2Т управ-' 10 ляют работой первого регистра сдвига 16, осуществляющего запись синхросигналов, приходящих из линии связи, и работой первого и второго 20 25 30 35 40 триггеров 19 и 26. Второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18 включен так же, [как и соответствующий элемент ИСКЛЮЧАЮЩЕЕ ИДИ 3 на передающей стороне, поэтому на его выходе на каждом , такте формируется сигнал, появление которого ожидается на следующем такте. Первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 17 формирует на своем выходе нулевой сигнал при совпадении ожидаемого и пришедшего на первый вход первого регистра 16 сдвига сигналов • и единичный сигнал при несовпадении. Эти сигналы первыми стробимпульсами формирователя 28 записываются первым триггером 19 на время такта. Если ошибка в принятом синхросигнале не зафиксирована (т.е. пришедший и ожидаемый сигнал совпадают), то первый триггер 19 находится в исходном (нулевом) состоянии, и урправляемый им коммутатор 20 разрешает прохождение сигнала с первого выхода первого регистра 16сдвига, на первый вход второго регистра сдвига 22 управляемого строб-импульсами с другого выхода формирователя 21 и осуществляющего при отсутствии помех перезапись сигналов с первого регистра сдвига 16 с небольшой задержкой для исключения в схеме состяза 45 ний. Дешифратор 24 осуществляет избирание объектов. В случае выявления первым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 17 ошибки в синхросигнале (несовпадение ожидае50 мого и пришедшего сигналов) первый триггер 19 переходит во второе состояние, переключая коммутатор 20, замыкающий обратную связь второго регистра 22 сдвига на третьем эле55 менте ИСКЛЮЧАЮЩЕЕ ИЛИ 23, включенном аналогично элементу ИСКЛЮЧАВДЕЕ ИЛИ 3 передающей стороны, и второй регистр 22 сдвига на время действия 1256670 помех переходит на работу в автономинвертор 31 - единичного сигнала на ном режиме, осуществляя регенерацию втором входе второго элемента И 30, пораженного помехой участка кодовоа также прохождение информационных го кольца. При исчезновении помехи сигналов с выхода второго триггера коммутатор 20 снова переводит его в 5 26 через элемент И 25, второй инверрежим перезаписи сигналов первого тор 33, второй элемент И 30, третий регистра 16 сдвига. инвертор 34 на первый вход триггера 35. Запись информации триггером 35 Передача информации осуществляпроисходит по второму входу выходется следующим образом. При появлении на втором входе '° ным сигналом третьего элемента И 31 в момент совпадения выходного сигнаодного из элементов блока 6 совпала дешифратора 24 и третьего стробдения сигналов от блока 5 датчиков импульса соответствующего выхода информации на соответствующей вреформирователя 21. менной позиции (фиг.1) на выходе 5 этого элемента блока 6 появляется * При выявлении ошибки первый тригсигнал, поступающий через элемент гер 19 на первом выходе формирует ИЛИ 7 на вход перестраиваемого гесигнал логической единицы, а на \ нератора 9 и изменяющий его частовтором выходе - сигнал логического ту с f, на f2 . нуля. При этом на выходе элемента 20 И 25 независимо от состояния второТаким образом, единицы в синхрого триггера 26 присутствует сигнал сигнале (кодовом кольце) передаются логического нуля, т.е. осуществляв линию связи частотой f4 при отсутется стирание недостоверной информаствии информационного сигнала соотции, а на выходе второго инвертора ветствующего датчика блока 5 на данной временной позиции и частотой f 2 - 25 33 присутствует сигнал логической единицы. при наличии сигнала датчика блока 5. I В каждом из приемников 12 на приемной стороне (фиг.2) огибающая Единичный сигнал с выхода первосигналов, передаваемых частотой f , го триггера 19 поступает также на выделяется на втором выходе блока 14 30 второй вход первого элемента И 29, частотных демодуляторов и поступает на первый вход которого поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ сигнал, записанный триггером 35 на ИЛИ 15 и первый вход второго триггепредыдущем цикле на данной временра 26. На выходе элемента ИСКЛЮЧАЮной позиции. Этот сигнал через перЩЕЕ ИЛИ 15 при отсутствии ошибок 35 вый элемент И 29, первый инвертор формируется кодовое кольцо в исход32, второй элемент И 30 и третий ном формируемом регистром 2 сдвига инвертор 34 поступает на первый и элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 3 виде, вход триггера 35 и вновь переписываиспользуемое для синхронизации переется им, т.е. при выявлении ошибки дающего и приемного пунктов. 40 ложная информация не поступает, а осуществляется подтверждение запиТаким образом, сигналы,передаваесанного на предыдущем'цикле сигнала. мые частотой f 5 , используются как Информационный сигнал, передавадля передачи информации, так и для емый частотой £„, участвует также передачи синхросигнала (единиц кодового кольца). Эти сигналы поступают 45 и в формировании синхросигнала на приеме, высокая помехозащищенность на первый вход второго триггера 26 которого определяет помехозащищени записываются в него строб-импульсаность всей системы. Так как синхроми с формирователя 21. сигнал (кодовое кольцо) строится При отсутствии ошибок на первом выходе первого триггера 19 присутст- 50 на основе рекуррентных соотношений, появляется возможность выявления ' вует сигнал логического нуля, а на ошибок в нем и его регенерации. Лри втором его выходе - сигнал логичесвыявлении ошибок в синхросигнале кой единицы. Эти сигналы обеспечиваосуществляется стирание принятой ют поддержание нулевого уровня на информации и перезапись записанновыходе первого элемента И 29 блока 55 го в предыдущем цикле сигнала. 27.1...27.16 (фиг.З) и через первый 1256670 8 і І •Фиг 2 фиг.З Редактор Т.Янова Составитель А.Москевич Техред Г.Гербер Корректор А.Тяско Заказ 839/ДСП Тираж 383 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул.Проектная,