Кусково-лінійний апроксиматор

Реферат: Кусково-лінійний апроксиматор, що містить джерело опорних напруг, перша і друга групи виходів якого підключені відповідно до опорних входів блока компараторів та інформаційних входів першої перемикальної матриці, інформаційний вхід апроксиматора підключений до інформаційного входу блока компараторів, підключеного виходами до керуючих входів першої перемикальної матриці, виходи якої з'єднані з входами підсумовуючого операційного підсилювача, друга і третя перемикальні матриці, керуючі входи яких підключені до виходів блока компараторів. В кожну комірку перемикальних матриць додатково введена зовнішня шина скидання та введений додатково транзистор скидання, який підключений затвором до зовнішньої шини скидання, стоком до першого виходу блока синхронізації, а витоком підключений до з'єднаного вузла С, до якого підключені витік керованого транзистора, стік інверторного навантажувального транзистора, затвор МДП-варактора та затвор керуючого транзистора, крім того, зовнішня шина скидання, що додатково введена, підключена до відповідних входів першої, другої та третьої перемикальних матриць. UA 77797 U (54) КУСКОВО-ЛІНІЙНИЙ АПРОКСИМАТОР UA 77797 U UA 77797 U 5 10 15 20 25 30 35 40 45 50 55 Корисна модель належить до обчислювальної техніки і може бути використаний для реалізації функцій однієї змінної в спеціалізованих обчислювальних системах керування. Відомий пристрій, що містить блок опорних напруг, компаратори, блок задання вагових коефіцієнтів, операційний підсилювач, недоліком якого є складна структура [1]. Найбільш близьким по технічній суті та схемному рішенню до запропонованого є кусковолінійний апроксиматор, що містить джерело опорних напруг, перша і друга групи виходів якого підключені відповідно до опорних входів блока компараторів та інформаційних входів першої перемикальної матриці, інформаційний вхід апроксиматора підключений до інформаційного входу блока компараторів, підключеного виходами до керуючих входів першої перемикальної матриці, виходи якої з'єднані з входами підсумовуючого операційного підсилювача, друга і третя перемикальні матриці, керуючі входи яких підключені до виходів блока компараторів, опорні входи якого з'єднані з відповідними інформаційними входами другої перемикальної матриці, підключеної виходами до інформаційних входів блока задання вагових коефіцієнтів, виходи якого підключені до інформаційних входів третьої перемикальної матриці, виходи якої підключені до входів підсумовуючого операційного підсилювача, входи керування першої, другої, третьої перемикальних матриць підключені до першого виходу блока синхронізації, другий вихід якого підключений до входів запуску першої, другої, третьої перемикальних матриць. Крім того, перемикальна матриця містить N комірок, в кожній з яких є керований транзистор, витік якого підключений до стоку інверторного навантажувального транзистора, затвору МДП-варактора і затвору керуючого транзистора, стік керованого транзистора підключений до шини нульового потенціалу, а стік керуючого транзистора з'єднаний з затвором МДП-ключа, а витік з'єднаний з витоком і стоком МДП-варактора і підключений до першого виходу блока синхронізації, вихід запуску якого підключений до витоку і затвору інверторного навантажувального транзистора, затвор інвертора з'єднаний з відповідним керуючим входом матриці, стік інвертора підключений до нульової шини, а його витік підключений до затвору керованого транзистора, виток МДП-ключа є j-м (1,…, j, …, N) інформаційним входом перемикальної матриці, а його стік є j-м виходом перемикальної матриці (прототип варіант 2) [2]. Недоліком даного пристрою є низька швидкодія. Задачею корисної моделі є підвищення швидкодії кусково-лінійного апроксиматора за рахунок підвищення швидкодії роботи перемикальної матриці. В основу корисної моделі поставлено задачу підвищення швидкодії кусково-лінійного апроксиматора за рахунок підвищення швидкодії роботи кожної комірки перемикальних матриць шляхом додаткового введення зовнішньої шини скидання та введеного додатково транзистора скидання, який підключений затвором до зовнішньої шини скидання, стоком до першого виходу блока синхронізації, а витоком підключений до з'єднаного вузла С, ємність якого визначається ємностями: витоку керованого транзистора, стоку інверторного навантажувального транзистора, затвору керуючого транзистора та затвору МДП-варактора, крім того, зовнішня шина скидання, що додатково введена, підключена до відповідних входів першої, другої та третьої перемикальних матриць, що забезпечує підвищення швидкодії розряду вузла С за рахунок зменшення опору ланцюга розряду ємності вузла С, що приводить до підвищення швидкодії роботи перемикальної матриці і, як наслідок, підвищення швидкодії кусково-лінійного апроксиматора. Відомо, що на швидкість роботи пристроїв впливає багато складових елементів, які беруть участь у формуванні інформації на виході, у тому числі й час їх затримки, пов'язані з часом розряду вузлових ємностей. Аналіз роботи кусково-лінійного апроксиматора [2] (прототип, варіант 2) показав, що в процесі роботи перемикальної матриці багато часу витрачається на розряд ємності у вузлі С, яка визначається ємностями: витоку керованого транзистора 12, стоку навантажувального транзистора 13, затвору керуючого транзистора 15 та затвору МДПварактора 14. Це пояснюється тим, що у прототипу розряд ємності С п здійснюється завдяки 9 струму витоку, який дорівнює (10,…, 20)10- А, через опори закритих транзисторів 12, 13, 14, 15 і дорівнює Rп. У запропонованому пристрої розряд ємності Св здійснюється через опір Rв відкритого транзистора скидання 21. Відомо, що Св-Сп=Си, при цьому значення ємності витоку Си