Зубко Ігор Анатолійович
Співпроцесор для обчислення значень “прямих” та “обернених” функцій
Номер патенту: 111808
Опубліковано: 10.06.2016
Автори: Лукашенко Валентина Максимівна, Лукашенко Андрій Германович, Лукашенко Володимир Андрійович, Зубко Ігор Анатолійович, Лукашенко Дмитро Андрійович, Рудаков Костянтин Сергійович
МПК: G06F 17/10, G06F 17/14, G05F 5/00 ...
Мітки: обернених, значень, обчислення, співпроцесор, функцій, прямих
Формула / Реферат:
Сопроцесор для обчислення значень "прямих" та "обернених" функцій, що містить перший блок керуючих елементів І, перший вхід якого підключено до керуючого входу "пряма функція", другий блок керуючих елементів І, перший вхід якого підключено до керуючого входу "обернена функція", дешифратор х, дешифратор у, кодові входи яких з'єднані, а виходи підключені через блок елементів АБО до відповідних входів...
Багатофункціональний таблично-логічний співпроцесор
Номер патенту: 111459
Опубліковано: 25.04.2016
Автори: Лукашенко Андрій Германович, Лукашенко Володимир Андрійович, Лукашенко Дмитро Андрійович, Лукашенко Валентина Максимівна, Зубко Ігор Анатолійович
МПК: G06F 5/00, G06F 7/00, G06F 9/00 ...
Мітки: багатофункціональний, співпроцесор, таблично-логічний
Формула / Реферат:
Багатофункціональний таблично-логічний співпроцесор, що містить вхідний регістр, виконаний на тригерах з лічильними та інформаційними входами, дешифратор коду Грея, інформаційні входи якого підключені до розрядних виходів вхідного регістра, а вхід керування з'єднаний з виходом першого елемента "І", керуючий вхід якого з'єднаний з інверсним виходом керуючого тригера, прямий вихід якого підключений до керуючого входу вхідного...
Перетворювач двійкового коду в однополярні оборотні коди і навпаки
Номер патенту: 107544
Опубліковано: 12.01.2015
Автори: Лукашенко Андрій Германович, Зубко Ігор Анатолійович, Лукашенко Володимир Андрійович, Лукашенко Валентина Максимівна, Лукашенко Дмитро Андрійович
МПК: G06F 5/00, H03M 5/00, H03M 7/00 ...
Мітки: двійкового, навпаки, однополярні, коді, перетворювач, оборотні, коду
Формула / Реферат:
Перетворювач двійкового коду в однополярні оборотні коди і навпаки містить регістр входу, виконаний на тригерах з інформаційними та лічильними входами, інформаційні входи регістру входу з'єднані з входами перетворювача, а виходи з'єднані з відповідними входами першої комбінаційної схеми адреси, виходи блока вентилів з'єднані з відповідними входами ПЗП, виходи якого з'єднані через блок елементів АБО з відповідними лічильними входами регістру...
Таблично-логічний перетворювач кодів
Номер патенту: 89784
Опубліковано: 25.04.2014
Автори: Зубко Ігор Анатолійович, Лукашенко Дмитро Андрійович, Лукашенко Валентина Максимівна, Лукашенко Андрій Германович, Чичужко Марина Володимирівна, Лукашенко Володимир Андрійович
МПК: G06F 5/00
Мітки: таблично-логічний, кодів, перетворювач
Формула / Реферат:
Таблично-логічний перетворювач кодів, що містить вхідний регістр, виконаний на тригерах з лічильними та інформаційними входами, дешифратор коду Грея, інформаційні входи якого підключені до розрядних виходів вхідного регістра, а вхід керування з'єднаний з виходом першого елемента І, керуючий вхід якого з'єднаний з інверсним виходом керуючого тригера, прямий вихід якого підключений до керуючого входу вхідного регістра, вхід керуючого тригера є...
Формувач складних кусково-лінійних функцій
Номер патенту: 88085
Опубліковано: 25.02.2014
Автори: Лукашенко Володимир Андрійович, Зубко Ігор Анатолійович, Лукашенко Валентина Максимівна, Лукашенко Дмитро Андрійович, Лукашенко Андрій Германович
МПК: G06G 7/26
Мітки: формувач, функцій, складних, кусково-лінійних
Формула / Реферат:
Формувач складних кусково-лінійних функцій, що містить джерело опорних напруг, перша і друга групи виходів якого підключені відповідно до опорних входів блока компараторів та інформаційних входів першої перемикальної матриці, блок компараторів, підключений виходами до керуючих входів першої перемикальної матриці, виходи якої з'єднані з входами підсумовуючого операційного підсилювача, вихід якого є виходом пристрою, крім того, до виходів...
Формувач складних кусково-лінійних функцій
Номер патенту: 80851
Опубліковано: 10.06.2013
Автори: Лукашенко Дмитро Андрійович, Лукашенко Валентина Максимівна, Зубко Ігор Анатолійович, Лукашенко Андрій Германович, Лукашенко Володимир Андрійович
МПК: G06G 7/26
Мітки: складних, формувач, кусково-лінійних, функцій
Формула / Реферат:
Формувач складних кусково-лінійних функцій, що містить джерело опорних напруг, перша і друга групи виходів якого підключені відповідно до опорних входів блока компараторів та інформаційних входів першої перемикальної матриці, блок компараторів, підключений виходами до керуючих входів першої перемикальної матриці, виходи якої з'єднані з входами підсумовуючого операційного підсилювача, вихід якого є виходом пристрою, друга і третя перемикальні...
Кусково-лінійний апроксиматор
Номер патенту: 77797
Опубліковано: 25.02.2013
Автори: Лукашенко Валентина Максимівна, Лукашенко Дмитро Андрійович, Зубко Ігор Анатолійович, Лукашенко Андрій Германович, Лукашенко Володимир Андрійович, Уткіна Тетяна Юріївна
МПК: G06G 7/26
Мітки: кусково-лінійний, апроксиматор
Формула / Реферат:
Кусково-лінійний апроксиматор, що містить джерело опорних напруг, перша і друга групи виходів якого підключені відповідно до опорних входів блока компараторів та інформаційних входів першої перемикальної матриці, інформаційний вхід апроксиматора підключений до інформаційного входу блока компараторів, підключеного виходами до керуючих входів першої перемикальної матриці, виходи якої з'єднані з входами підсумовуючого операційного підсилювача,...
Цифровий пристрій для обчислення функцій
Номер патенту: 40177
Опубліковано: 25.03.2009
Автори: Лукашенко Валентина Максимівна, Рудаков Костянтин Сергійович, Зубко Ігор Анатолійович, Кулигін Олександр Анатолійович, Лукашенко Володимир Андрійович, Лукашенко Андрій Германович
МПК: G06F 7/544
Мітки: цифровий, обчислення, функцій, пристрій
Формула / Реферат:
Цифровий пристрій для обчислення функцій, що вміщує регістр входу 1, інформаційні входи якого з'єднані з входами пристрою, дешифратор 2, інформаційні входи якого з'єднані з виходами регістра входу 1, блок пам'яті 3, входи якого з'єднані з виходами дешифратора 2, m-груп елементів "І" 4, де m-розрядність коефіцієнта нахилу апроксимуючої прямої, керуючі входи елементів "І" 4 підключені до перших виходів блока пам'яті 3, а...