Перетворювач коду

Реферат: UA 83412 U UA 83412 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до автоматики і обчислювальної техніки і може бути використана в пристроях дискретної обробки інформації, зокрема пристроях завадостійкого кодування інформації з використанням квазірівноважного коду. Відомий лічильник імпульсів (А. с. СССР №1077054, МПК Н03К 23/00, 1984) містить вхідну шину і n розрядів, кожен з яких містить тригер, два елементи І, перший елемент АБО, елемент НІ і суматор, а в розряди з другого по k-й введений другий елемент АБО, перша група входів суматора з'єднана з прямим і інверсним виходами тригера, входи установки в одиницю і в нуль якого з'єднані відповідно з виходами першого і другого елементів І, перший вхід другого елемента І з'єднаний з входом елемента НІ, вихід якого з'єднаний з першим входом першого елемента І, другі входи першого і другого елементів І кожного розряду, починаючи з (k+1)-го, де k - контрольне число, менше числа розрядів, але більше нуля, з'єднано з виходом другого елемента І попереднього розряду, друга група входів суматора якого з'єднана з виходами суматора подальшого розряду, вхідна шина з'єднана з другими входами першого і другого елементів І першого розряду. У кожному розряді перший і другий входи, а також вихід першого елементу АБО з'єднані відповідно з прямим виходом тригера, виходом суматора, що відповідає k-му числу, і з входом елементу НІ, вихід другого елементу АБО з'єднаний з другим входом першого елементу І, третій вхід якого з'єднаний з вхідною шиною, перший вхід другого елементу АБО з'єднаний з виходом другого елемента І попереднього розряду, виходи суматора першого розряду, відповідні числам з "0" по (k-1), з'єднані відповідно з другими входами других елементів АБО з k-го розряду по другий і з третім входом першого елемента І першого розряду. Це пристрій найближчий до того, що заявляється, по технічній суті і результату, що досягається, тому вибраний за прототип. Проте відоме технічне рішення формує комбінації біноміального коду, але не володіє здатністю формування комбінацій квазірівноважного коду на їх основі, оскільки не містить блоків контролю кількості одиниць та нулів. В основу корисної моделі поставлено задачу удосконалення лічильника імпульсів шляхом введення нових елементів і нових зв'язків, за рахунок чого здійснюється генерування комбінацій квазірівноважного коду з параметрами nк, k1, k2, що забезпечує розширення функціональних можливостей лічильника. Поставлена задача вирішується тим, що у відомий лічильник імпульсів, що містить вхідну шину і n розрядів, кожен з яких містить тригер, два елементи І, перший елемент АБО, елемент НІ і суматор, а в розряди з другого по k-й, де k - контрольне число менше числа розрядів, але більше нуля, введений другий елемент АБО, перша група входів суматора з'єднана з прямим і інверсним виходами тригера, входи установки в одиницю і в нуль якого з'єднані відповідно з виходами першого і другого елементів І, перший вхід другого елементу І з'єднаний з входом елементу НІ, вихід якого з'єднаний з першим входом першого елементу І, другі входи першого і другого елементів І кожного розряду, починаючи з (k+1)-го, з'єднано з виходом другого елементу І попереднього розряду, друга група входів суматора якого з'єднана з виходами суматора подальшого розряду, вхідна шина з'єднана з другими входами першого і другого елементів І першого розряду. У кожному розряді перший і другий входи, а також вихід першого елементу АБО з'єднані відповідно з прямим виходом тригера, виходом суматора, що відповідає k-му числу, і з входом елементу НІ, вихід другого елементу АБО з'єднаний з другим входом першого елементу І, третій вхід якого з'єднаний з вхідною шиною, перший вхід другого елементу АБО з'єднаний з виходом другого елементу І попереднього розряду, виходи суматора першого розряду, відповідні числам з "0" по (k-1), з'єднані відповідно з другими входами других елементів АБО з k-го розряду по другий і з третім входом першого елементу І першого розряду, додатково введені перетворювач паралельного коду в послідовний, інформаційні входи якого з'єднані з другою групою виходів суматора першого розряду відповідно, лічильник нулів та лічильник кількості розрядів, перші входи яких з'єднані з виходом перетворювача паралельного коду в послідовний, вихід лічильника нулів з'єднаний з керуючими входами перетворювача паралельного коду в послідовний та лічильника кількості розрядів, дешифратор, на входи 1, 2,…, f-й, де f=log2[n], якого заведені відповідно 1, 2,…, f-й виходи лічильника кількості розрядів, група (k-2)-х елементів АБО, на перший вхід першого елемента АБО цієї групи заведений вихід дешифратора (n-k+1), на другі входи цієї групи елементів АБО заведені (n-k+2), (n-k+і),…., n-й виходи дешифратора відповідно, а виходи кожного попереднього елементу групи (k-2)-х елементів АБО з'єднані з першими входами подальших елементів АБО цієї групи відповідно, група (k-1)-х елементів ВИКЛЮЧНЕ-АБО, на перші входи яких заведені друга група виходів суматора першого розряду відповідно, а на другі входи починаючи з другого елементу цієї групи елементів ВИКЛЮЧНЕ-АБО заведені виходи групи (k-2)-х елементів АБО відповідно, тоді як на другий вхід першого елемента ВИКЛЮЧНЕ-АБО заведений (n-k+1)-й вихід дешифратора, 1 UA 83412 U 5 10 15 20 25 30 35 40 45 50 55 60 регістр, входи 1', 2',…, і, …, (k-1)-й якого з'єднані з виходами групи елементів ВИКЛЮЧНЕ-АБО відповідно та на 1, 2,…, j, …, (n-k+1)-й входи якого заведені 1, 2,…, j, …, (n-k+1)-й виходи другої групи виходів суматора першого розряду, а вихід регістра є виходом пристрою. Введення вищезгаданих елементів надає можливість розширити функціональні можливості пристрою, тому що, окрім генерування рівномірних біноміальних комбінацій з параметрами n та k з'являється здатність формування квазірівноважних комбінацій з параметрами nк, k1, k2, що реалізується за рахунок перетворення рівномірних біноміальних комбінацій у квазірівноважний код. На кресленні наведений перетворювач коду, що з рівномірного біноміального коду з параметрами n та k отримує квазірівноважні комбінації з параметрами nк=n, k1=k, k2=k-1. Перетворювач коду містить перші елементи АБО 1.1-1.n, тригери 2.1-2.n, елементи НІ 3.13.n, перші елементи І 4.1-4.n, другі елементи І 5.1-5.n, другі елементи АБО 6.1-6.n, суматори 7.17.n, вхідну шину 8, перетворювач 9 паралельного коду в послідовний, лічильник 10 нулів, лічильник 11 кількості розрядів, дешифратор 12, групу елементів АБО 13.1-13.k-2, групу елементів ВИКЛЮЧНЕ-АБО 14.1-14.k-l, регістр 15, вихід 16 пристрою. Перші групи входів суматорів 7.1-7.n з'єднані з прямим і інверсним виходами тригерів 2.12.n, входи установки в одиницю яких з'єднані відповідно з виходами перших елементів І 4.1-4.n, входи установки в нуль тригерів 2.1-2.n з'єднані відповідно з виходами других елементів І 5.15.n, перші входи других елементів І 5.1-5.n з'єднані відповідно з виходами перших елементів АБО 1.1-1.n, які також з'єднані з входами елементів НІ 3.1-3.n, виходи яких з'єднані з першими входами перших елементів І 4.1-4.n, виходи других елементів І 5.1-5.j-1 з'єднані відповідно з першими входами других елементів АБО 6.1-6.j-1, а вихід елемент І 5.j з другим входом першого елементу І 4.j+1, також перші входи других елементів АБО 6.1-6.j-1 з'єднані відповідно з другими входами других елементів І 5.2-5.n, другі входи перших елементів І 4.2-4.j з'єднані відповідно з виходами других елементів АБО 6.1-6.j-1, вхідна шина 8 з'єднана з другим входом першого елементу І 4.1, з другим входом другого елементу І 5.1 із третіми входами перших елементів І 4.2-4.j, перші входи перших елементів АБО 1.1-1.n з'єднані відповідно з прямими виходами тригерів 2.1-2.n, другі входи перших елементів АБО 1.1-1.n з'єднані з виходами суматорів 7.1-7.n, що відповідають контрольному числу k, другі групи входів суматорів 7.1-7.j з'єднані відповідно з виходами суматорів 7.2-7.n, а виходи суматора 7.1 з інформаційними входами перетворювача 9 паралельного коду в послідовний, вихід якого з'єднаний з входом лічильника 10 нулів, вихід якого з'єднаний з другим входом перетворювача 9 паралельного коду в послідовний та другим входом лічильника 11 кількості розрядів, перший вхід якого з'єднано з виходом перетворювача 9 паралельного коду в послідовний, виходи 1, 2,…, f-й лічильника 11 кількості розрядів відповідно з'єднані з 1, 2,…, f-й входами дешифратора 12, (n-k+1)-й вихід якого заведений на другий вхід елемента ВИКЛЮЧАЮЧЕ-АБО 14.1, а виходи (n-k+2),…,(nk+і),…,n-й заведені на другі входи елементів АБО 13.1-13.k-2 відповідно, тоді на перші входи елементів АБО 13.2-13.k-2 будуть заведені виходи елементів АБО 13.1-13.k-3 відповідно, тоді на перший вхід елемента АБО 13.і буде заведений вихід елемента АБО 13.1-1, а на другий вхід буде заведений (n-k+і)-й вихід дешифратора 12, а вихід підключений до першого входу елемента АБО 13.і+1 та заведений на другий вхід елементу ВИКЛЮЧНЕ-АБО 14.i, виходи елементів АБО 13.1-13.k-2 заведені на другі входи елементів ВИКЛЮЧНЕ-АБО 14.2-14.k-1 відповідно, перші входи елементів ВИКЛЮЧНЕ-АБО 14.1-14.k-1 під'єднані до 1',2',…,і, …,(k-1)-го виходів суматора 7.1, виходи елементів ВИКЛЮЧНЕ-АБО 14.1-14.k-1 під'єднані до 1',2',…,і, …,(k-1)-го входів регістра 15 відповідно, на входи 1,…,j, …,(n-k+1)-й регістра 15 заведені виходи 1,…,j, …,(n-k+1)-й суматора 7.1, вихід 16 регістра 15 є виходом пристрою. Перетворювач кодів працює таким чином. В початковому стані всі тригери 2.1-2.n встановлені в нуль, тобто перетворювач кодів знаходиться у нульовому стані і на другій групі виходів суматора 7.1 міститься комбінація 0000…0, яка надходить на інформаційні входи перетворювача 9 паралельного коду в послідовний, після чого на виході перетворювача 9 з'являється починаючи зі старшого розряду рівномірна біноміальна комбінація з параметрами n і k, довжина комбінації рівна n, вона надходить на вхід лічильника 10 нулів, який підраховує кількість нулів у послідовності і має модуль лічби (n-k+1), та на перший вхід лічильника 11 кількості розрядів, який підраховує кількість розрядів біноміальної комбінації і має модуль лічби, який задається лічильником кількості нулів, оскільки вихід лічильника 10 нулів заведений на керуючий вхід лічильника 11 кількості розрядів, який відповідає за зупинку лічби, тому, коли лічильник 10 нулів підрахує (nk+1) нулів, на його виході встановлюється одиниця, цей сигнал надходить на керуючий вхід перетворювача 9, що зупиняє передавання біноміальної комбінації та на керуючий вхід лічильника 11 кількості розрядів, що зупиняє роботу лічильника 11, таким чином модуль лічби 2 UA 83412 U 5 10 15 20 25 30 35 40 45 50 лічильника 11 кількості розрядів буде належати проміжку (n-k+1)  r  n, де r - кількість розрядів, підрахована лічильником 11 кількості розрядів, тому для визначення максимальної кількість виходів лічильника 11 кількості розрядів застосовується наступна формула: f=log2[n]. Тоді комбінація, що відповідає за стан лічильника 11 кількості розрядів з'являється на його 1, 2,…, f-мy виходах, вона відповідно надходить на 1, 2,…, f-й входи дешифратора 12. Після чого, в залежності від комбінації на входах дешифратора 12 його виходи можуть бути встановлені в один з (k-1) дозволених станів, причому номери виходів дешифратора 12, на яких з'являються одиничні сигнали, будуть адресувати номери r n-х розрядів біноміальних комбінацій, що підлягають перетворенню, ці номери задаються параметрами біноміальних комбінацій n та k і належать проміжку (n-k+1) < rn  n. Тобто, після того, як дешифратор 12 буде встановлений в один з дозволених станів і на його (n-k+і)-му виході з'явиться сигнал високого рівня, він надійде на другий вхід елемента АБО 13.і, а на його першому вході буде сигнал низького рівня з виходу елемента АБО 13.і-1, тоді на виході елемента АБО 13.і встановлюється сигнал високого рівня, який надходить на перший вхід елемента АБО 13.і+1, що встановлює його вихід в одиничний стан і далі в такий спосіб встановлюється сигнал високого рівня на виходах елементів АБО 13.i13.k-2 і надходить на другі входи елементів ВИКЛЮЧНЕ-АБО 14.i-14.k-l, що дає дозвіл на перетворення відповідних розрядів біноміальної комбінації. Тоді як на другий вхід елемента ВИКЛЮЧНЕ-АБО 14.1 надходить сигнал з (n-k+1)-го виходу дешифратора 12, а на другий вхід елемента ВИКЛЮЧНЕ-АБО 14.2 надходить сигнал з виходу елемента АБО 13.1, на перші входи елементів ВИКЛЮЧНЕ-АБО 14.1-14.k-1 надходять сигнали відповідно від 1',2',…,(k-1)-го виходів суматора 7.1, якщо на другі входи елементів ВИКЛЮЧНЕ-АБО 14.2-14.k-1 надійшов одиничний сигнал від елементів АБО 13.1-13.k-2, а на перші входи надходить нульовий сигнал з виходів суматора 7.1, то на виході відповідних елементів ВИКЛЮЧНЕ-АБО 14.2-14.k-1 встановляться одиничні сигнали, тобто всі розряди біноміальної комбінації починаючи з rn, які дорівнювали 00 000     n нулю, стануть рівні одиниці, інші розряди, залишаться без змін, тобто комбінація буде 00 00011..111       k 1 . Тоді сигнали з виходів елементів ВИКЛЮЧНЕ-АБО перетворена в комбінацію nk 1 14.1-14.k-1 надходять на відповідні 1', 2',…, і, …, (k-1)-й входи регістра 15, на входи 1,…, j, …, (nk+1)-й якого надходить сигнал від 1,…,j, …,(n-k+1)-x виходів суматора 7.1, після чого 00 00011..111       k 1 квазірівноважна комбінація з параметрами n та k-1, що матиме наступний вид - nk 1 у послідовному вигляді зчитується з виходу 16 регістра 15, який є виходом пристрою. Таким чином, лічильник 10 нулів та лічильник 11 кількості розрядів керують процесом перетворення комбінацій, що містяться на виходах суматора 7.1, у комбінації квазірівноважного коду за рахунок контролю кількості нулів в них і кількості розрядів r, (n-k+1)  r  n, якщо лічильник 10 нулів підрахує (n-k+1) нулів і кількість розрядів r підрахована лічильником 11 кількості розрядів буде належати проміжку (n-k+1)  r < n, то комбінація буде зазнавати відповідних змін в розрядах починаючи з (r+1)-го, у випадку коли кількість розрядів r=n, комбінації біноміального коду будуть без змін заноситися до регістру 15. Наступний стан перетворювача кодів, коли на 1-му виході суматора 7,1 відповідно міститься одиничний сигнал, який проходить через елемент АБО 6.j-1 на вхід елемента І 4.j. Оскільки з j-гo виходу суматора 7.j та прямого виходу тригера 2.j надходять нульові сигнали на елемент АБО 1.j, тоді елемент І 5.j закритий нульовим сигналом, а елемент І 4.j відкритий одиничним сигналом з елемента НІ 3.j. Тому тактовий сигнал, що находить на вхідну шину 8, встановлює тригер 2.j в одиничний стан, відповідно на другому виході суматора 7,1 з'являється одиничний сигнал, і на другій групі виходів міститься комбінація 01…000, яка знову надходить на інформаційні входи перетворювача 9 паралельного коду в послідовний, після чого аналогічним 01 .. 1 00   n,k 1 чином комбінація 01…000 буде перетворена у комбінацію . Аналогічним чином будуть сформовані решта квазірівноважних комбінацій згідно з заданими параметрами n та k. В табл. наведена відповідність рівномірних біноміальних кодових комбінацій з параметрами n=5 та k=4, що з'являються на другій групі виходів суматора 7,1 квазірівноважним комбінаціям з параметрами nк=5, k1=4, k2=3, що у послідовному вигляді з'являються на виході 16 пристрою. 3 UA 83412 U Таблиця Номер комбінації 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 Рівномірна біноміальна кодова комбінація з параметрами n=5 та k=4 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 1 1 0 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 1 Квазірівноважна кодова комбінація nк=5, k1=4, k2=3. 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 5 10 15 20 25 30 35 Перетворювач кодів, що містить вхідну шину і n розрядів, кожен з яких містить тригер, два елементи І, перший елемент АБО, елемент НІ і суматор, а в розряди з другого по k-й, де k контрольне число, менше числа розрядів, але більше нуля, введений другий елемент АБО, перша група входів суматора з'єднана з прямим і інверсним виходами тригера, входи установки в одиницю і в нуль якого з'єднані відповідно з виходами першого і другого елементів І, перший вхід другого елемента І з'єднаний з входом елемента HI, вихід якого з'єднаний з першим входом першого елемента І, другі входи першого і другого елементів І кожного розряду, починаючи з (k+1)-го, з'єднано з виходом другого елемента І попереднього розряду, друга група входів суматора якого з'єднана з виходами суматора подальшого розряду, вхідна шина з'єднана з другими входами першого і другого елементів І першого розряду, у кожному розряді перший і другий входи, а також вихід першого елемента АБО з'єднані відповідно з прямим виходом тригера, виходом суматора, що відповідає k-му числу, і з входом елемента НІ, вихід другого елемента АБО з'єднаний з другим входом першого елемента І, третій вхід якого з'єднаний з вхідною шиною, перший вхід другого елемента АБО з'єднаний з виходом другого елемента І попереднього розряду, виходи суматора першого розряду, відповідні числам з "0" по (k-1), з'єднані відповідно з другими входами других елементів АБО з k-го розряду по другий і з третім входом першого елемента І першого розряду, який відрізняється тим, що додатково введені перетворювач паралельного коду в послідовний, інформаційні входи якого, з'єднані з другою групою виходів суматора першого розряду відповідно, лічильник нулів та лічильник кількості розрядів, перші входи яких з'єднані з виходом перетворювача паралельного коду в послідовний, вихід лічильника нулів з'єднаний з керуючими входами перетворювача паралельного коду в послідовний та лічильника кількості розрядів, дешифратор, на входи 1, 2,…, f-й, де f=log2[n], якого заведені відповідно 1, 2,…, f-й виходи лічильника кількості розрядів, група (k-2)-х елементів АБО, на перший вхід першого елемента АБО цієї групи заведений вихід дешифратора (n-k+1), на другі входи цієї групи елементів АБО заведені (n-k+2), (n-k+і),…., n-й виходи дешифратора відповідно, а виходи кожного попереднього елемента групи (k-2)-х елементів АБО з'єднані з першими входами подальших елементів АБО цієї групи відповідно, група (k-1) елементів ВИКЛЮЧНЕ-АБО, на перші входи яких заведені друга група виходів суматора першого розряду відповідно, а на другі входи, починаючи з другого елемента цієї групи елементів ВИКЛЮЧНЕ-АБО, заведені виходи групи (k-2)-х елементів АБО відповідно, тоді як на другий вхід першого елемента ВИКЛЮЧНЕ-АБО заведений (n-k+1)-й вихід дешифратора, регістр, входи 1', 2',…, і,…, (k-1)-й якого з'єднані з виходами групи елементів ВИКЛЮЧНЕ-АБО відповідно та на 1, 2,…, j,…, (n-k+1)-й входи якого заведені 1, 2,…, j,…, (n-k+1)-й виходи другої групи виходів суматора першого розряду, а вихід регістра є виходом пристрою. 4 UA 83412 U Комп’ютерна верстка Л. Бурлак Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5