Формувач періодичної послідовності імпульсів переналагоджувальної тривалості з фіксованою паузою

Реферат: Формувач імпульсів типу меандр з перенастроюваною тривалістю містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; інвертор, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий елементи І; тривходовий елемент АБО. В нього введено два чотиривходових елементи АБО, два елементи NOXOR, двовходовий елемент АБО, двовходовий елемент І-НІ, третій елемент І. UA 69508 U (12) UA 69508 U UA 69508 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування імпульсів типу меандр з перенастроюваною тривалістю. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід [Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972]. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач імпульсів типу меандр з перенастроюваною тривалістю (патент України на корисну модель № 63177, бюл. № 18, 2011), який містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; інвертор, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий елементи І; тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого елементів І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом Dтригера; вихід другого елемента І з'єднаний з входом асинхронної установки другого лічильника у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника з'єднано з відповідними входами паралельного завантаження другого лічильника, утворюючи входи налагодження формувача на задану тривалість вихідних імпульсів. Недолік відомого пристрою - низька швидкодія, зумовлена використанням типових двійкових лічильників, складність і швидкодія яких знаходяться у суперечності, що особо проявляється при збільшенні діапазону перестройки, тобто кількості розрядів, покриваючих заданий діапазон перестройки. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності імпульсів типу меандр з перенастроюваною тривалістю шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, що забезпечує незалежність встановлення від кількості розрядів. Поставлена задача вирішується тим, що в формувач імпульсів типу меандр з перенастроюваною тривалістю, який містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; інвертор, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий елементи І; тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого елементів І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом Dтригера; вихід другого елемента І з'єднаний з входом асинхронної установки другого лічильника у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника з'єднано з відповідними входами паралельного завантаження другого лічильника, утворюючи входи налагодження формувача на задану тривалість вихідних імпульсів, відповідно до корисної моделі, введено два чотиривходових елементи АБО, два елементи NOXOR, двовходовий елемент АБО, двовходовий елемент І-НІ, третій елемент І, другий елемент І додано третім входом, а замість типових двійкових лічильників в нього введено лічильники, кожен із яких виконано на зсувних регістрах за схемою генератора псевдовипадкової послідовності максимальної тривалості, тобто має елемент NOXOR, перші входи яких з'єднано з виходами молодшого розряду регістрів, а другої входи з'єднано з виходами старшого розряду, виходи кожного з елементів з'єднано зі входом послідовного внесення зі зсувом у бік старших розрядів відповідного 1 UA 69508 U 5 10 15 20 25 30 35 40 45 50 55 60 регістра; при цьому, виходи першого регістра з'єднано зі входами першого чотиривходового елемента АБО, вихід якого утворює вихід формувача, з'єднаного з другим входом трьох входового елементи АБО, з першим входом двовходового елемента АБО, вихід якого з'єднано з другим входом другого елемента І; виходи другого регістра з'єднано зі входами другого чотиривходового елемента АБО, вихід якого з'єднано зі входом дозволу режиму паралельного завантаження першого регістра, з другим входом другого двовходового елемента АБО, з першим входом елемента І-НІ, з третім входом тривходового елемента АБО, зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму паралельного завантаження другого регістра, з другим входом елемента І-НІ, вихід якого з'єднано з першим входом третього елемента І, другий вхід якого з'єднано з виходом тривходового елемента АБО, а третій вхід третього елемента І з'єднано з загальною точкою послідовно з'єднаних резистора і конденсатора, вихід третього елемента І з'єднано зі входом асинхронної установки першого регістра у нульовий стан. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, - більш висока швидкодія, зумовлена незалежністю встановлення від кількості розрядів. На фіг. 1 наведена схема формувача. Формувач містить: два зсувних регістри 1, 2, кожен з яких має вхід подачі тактових імпульсів С, входи послідовного внесення DS, вхід дозволу синхронного паралельного завантаження L, входи паралельного завантаження D 0-D3, вхід асинхронної установки в нульовий стан R, виходи Qo-Q3; перший і другий елементи NOXOR 3,4; перший і другий чотиривходові елементи АБО 5, 6; інвертор 7; двовходовий елемент АБО 8; перший і другий тривходові елементи І 9, 11; двовходовий елемент І-НІ 10; ланцюжок, що складається з послідовно з'єднаних резистора 12 і конденсатора 13; стартостопний пристрій, якій містить синхронний D-тригер 14 зі входом асинхронної установки у нульовий стан R; двовходовий елемент 115; тривходовий елемент АБО 16. Тактові входи С регістрів 1, 2 сполучені між собою, утворюючи вхід формувача С - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи паралельного завантаження D0-D3 регістра 1 з'єднано з відповідними входами D0-D3 паралельного завантаження регістра 2, утворюючи входи b0-b3 налагодження формувача на задану тривалість вихідних імпульсів. Загальна точка послідовно сполучених резистора 12 і конденсатора 13 з'єднана з інформаційним входом D-тригера, з одним входом першого, другого і третього елементів І 15, 9, 11; другий вхід елемента І 15 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів, вихід першого елемента І 15 сполучений зі входом R асинхронної установки Dтригера 14 у нульовий стан; другий вхід елемента І 9, який сполучений з виходом тривходового елемента АБО 16, один з входів якого поєднаний з виходом D-тригера 14; вихід елемента І 9 з'єднаний зі входами R асинхронної установки регістрів 2 у нульовий стан. Тактовий вхід С тригера 14 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Перші входи елемент NOXOR 3, 8 з'єднано з виходами Q 0 молодшого розряду регістрів, а другі входи з'єднано з виходами старшого розряду Q 3, виходи кожного з елементів 3, 8 з'єднано зі входом DS послідовного внесення зі зсувом у бік старших розрядів відповідного регістра; при цьому, виходи Q0-Q3 регістра 1 з'єднано зі входами чотиривходового елемента АБО 5, вихід якого утворює вихід формувача F, з'єднаного з другим входом тривходового елемента АБО 16, з першим входом двовходового елемента АБО 8, вихід якого з'єднано з другим входом другого елемента І 9; виходи Q0-Q3 регістра 2 з'єднано зі входами чотиривходового елемента АБО 6, вихід якого з'єднано зі входом L дозволу режиму паралельного завантаження регістра 1, з другим входом двовходового елемента АБО 8, з першим входом елемента І-НІ 10, з третім входом тривходового елемента АБО 16, зі входом інвертора 7, вихід якого з'єднано зі входом L дозволу режиму паралельного завантаження регістра 2, з другим входом елемента І-НІ 10, вихід якого з'єднано з другим входом третього елемента 111, третій вхід якого з'єднано з виходом тривходового елемента АБО 16. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 12 і конденсатора 13, підключеного до шини живильної напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 9, 11 та 15, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно регістрів 1, 2 і D-тригера 14. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, D-тригер 14 і обидва 2 UA 69508 U 5 10 15 20 25 30 35 40 45 50 55 60 регістри переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виході Q тригера 14 і на виходах Q0-Q3 регістрів 1, 2, що веде до формування рівня логічного нуля на виходах елементів АБО 5, 6 і елемента АБО 16, вихід якого з'єднаний зі входом елементів І 9, 11 що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень логічного нуля на входах R асинхронної установки регістрів 1, 2 у нульовий стан. Оскільки режим асинхронної установки регістрів у нульовий стан має пріоритет відносно до всіх останніх режимів, то до тих пір, поки на вході елементів 9, 11 (а отже і на їх виходах) зберігатиметься рівень логічного нуля, нульовий стан регістрів залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 14 по його фронту тригер переходить в одиничний стан (Q=l), формуючи рівень логічної одиниці на виході елемента АБО 16, а отже на вході та виході елемента І 11, що забезпечує рівень логічної одиниці на вході R регістра 1, знімаючи блокування, у результаті чого нульове значення сигналу з виходу Р 2 елемента АБО 6, яке надходить на вхід L регістра 1, переводить його у режим паралельного завантаження. Нульове значення сигналу з виходу Р, елемента АБО 5 і з виходу Р 2 елемента АБО 6 надходить на входи елемента АБО 8, формуючи нульове значення сигналу на його виході, яке надходить на вхід елемента І 9, що забезпечує режим зберігання регістра 2. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження регістра 1 значеннями сигналів, що подаються на відповідні входи D 0-D3, тобто регістр 1 переходить у стан В. Нульовий стан регістра 2 буде залишатися незмінним. В результаті цього переходу сигнал на виході елемента АБО 5 дорівнює рівню логічної одиниці, що веде до формування одиничного сигналу на вході елемента АБО 8 і нульового значення на виході інвертора 7, у результаті чого регістр 2 переходить у режим завантаження. Режим завантаження регістра 1 буде залишатися незмінним. І тоді під час вступу другого тактового імпульсу відбувається паралельне завантаження регістра 2 значеннями сигналів, що подаються на відповідні входи D0-D3, регістр 2 переходить у стан В, а стан регістра 1 буде залишатися незмінним, також рівним В. У результаті цього переходу формується одиничне значення на виході елемента АБО 6, що веде до переходу регістра 1 у режим зсування у бік старших розрядів, а режим паралельного завантаження регістра 2 залишається незмінним. Під час вступу подальших тактових імпульсів, зміст регістра 1 змінюється в відповідності з алгоритмом функціонування генератора псевдовипадкової послідовності максимальної тривалості, а стан регістра 2 буде залишатися рівним В, до тих пор, поки зміст регістра 1 не стане рівним 0. В результаті цього переходу регістр 1 перейде в режим зберігання, а регістр 2 в режим зсуву у бік старших розрядів. Під час вступу подальших тактових імпульсів, зміст регістра 1 буде залишатися незмінним (рівним 0), а стан регістра 2 буде змінюватися в відповідності з алгоритмом функціонування генератора псевдовипадкової послідовності максимальної тривалості, до тих пор, поки зміст регістра 2 не стане рівним 0, тобто формувач повернеться у вихідний стан. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході елемента АБО 5 генерується періодична послідовність імпульсів типу меандр, тривалість яких (кратною періоду вхідних імпульсів) залежить від значення управляючого слова В. Ця залежність наведена в таблиці (фіг. 2). Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 14, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану регістрів 1, 2. Якщо у момент вступу тактового імпульсу обидва регістри знаходитимуться у нульовому стані, то при переході D-тригера 14 у нульовий стан на входах елемента АБО 16 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на входах та виходах елементів 19, 11, що призведе до блокування нульового стану обох регістрів, а отже, до припинення процесу генерації. Якщо у момент вступу тактового імпульсу регістр 1 або регістр 2 (або обидва) знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на виході відповідного елемента АБО 5 (АБО 6), з'єднаного зі входами елемента АБО 16, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входів елементів І 9, 11. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 13, який зарядився при включенні джерела живлення, то на виході 3 UA 69508 U 5 10 15 елементів І 9, 11, а отже, і на входах R обох регістрів буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід регістрів 1, 2 у нульовий стан, на виході елемента АБО 16 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елементів 19, 11, що приведе до блокування нульового стану регістрів 1, 2, тобто до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 3 наведений граф переходів формувача, що складається з двох кілець (верхнє кільце - граф переходів регістра 2, нижнє кільце - граф переходів регістра 1 із загальною вершиною, відповідною їх нульовому стану, а на фіг. 4 - епюри, що ілюструють роботу для варіанта налагодження В=11, визначаючого часові параметри вихідної періодичної послідовності імпульсів - tи=tп=6Т. Пропонований пристрій, який, на відміну від відомого, містить два лічильники, виконані на зсувних регістрах за схемою генератора послідовності максимальної тривалості, що дозволило звести час переходу формувача з одного стану в другий до мінімально можливого значення, яке визначається часом передачі сигналу проміж сусідніми розрядами регістра без додаткових міжрозрядних логічних елементів незалежно від кількості розрядів, що забезпечило підвищення швидкодії до максимально можливого, яка визначається використовуваною елементною базою. 20 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 Формувач імпульсів типу меандр з перенастроюваною тривалістю, що містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; інвертор, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий елементи І; тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом Dтригера, з одним входом першого та другого елементів І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний з входом асинхронної установки другого лічильника у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника з'єднано з відповідними входами паралельного завантаження другого лічильника, утворюючи входи налагодження формувача на задану тривалість вихідних імпульсів, який відрізняється тим, що в нього введено два чотиривходових елементи АБО, два елементи NOXOR, двовходовий елемент АБО, двовходовий елемент І-НІ, третій елемент І, другий елемент І додано третім входом, а замість типових двійкових лічильників в нього введено лічильники, кожен із яких виконано на зсувних регістрах за схемою генератора псевдовипадкової послідовності максимальної тривалості, тобто має елемент NOXOR, перші входи яких з'єднано з виходами молодшого розряду регістрів, а другі входи з'єднано з виходами старшого розряду, виходи кожного з елементів з'єднано зі входом послідовного внесення зі зсувом у бік старших розрядів відповідного регістра; при цьому виходи першого регістра з'єднано зі входами першого чотиривходового елемента АБО, вихід якого утворює вихід формувача, з'єднаного з другим входом тривходового елемента АБО, з першим входом двовходового елемента АБО, вихід якого з'єднано з другим входом другого елемента І; виходи другого регістра з'єднано зі входами другого чотиривходового елемента АБО, вихід якого з'єднано зі входом дозволу режиму паралельного завантаження першого регістра, з другим входом другого двовходового елемента АБО, з першим входом елемента І-НІ, з третім входом тривходового елемента АБО, зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму паралельного завантаження другого регістра, з другим входом елемента І-НІ, вихід якого з'єднано з першим входом третього елемента І, другий вхід якого з'єднано з виходом тривходового елемента АБО, а третій вхід третього елемента І з'єднано з загальною точкою послідовно з'єднаних резистора і конденсатора, вихід третього елемента І з'єднано зі входом асинхронної установки першого регістра у нульовий стан. 4 UA 69508 U 5 UA 69508 U Комп’ютерна верстка А. Крижанівський Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6