Формувач періодичної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною паузою і періодом

Формувач періодичної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною паузою і періодом, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму лічби, вхід асинхронної установки в нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом Dтригера, з одним входом першого та другого двовходових елементів І; вихід першого двовходового U 2 65453 1 3 німання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму лічби, вхід асинхронної установки в нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двох-входового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, з'єднано з виходом другого елемента АБО, один з входів якого поєднаний з виходом Dтригера; вихід переповнювання лічильника з'єднано зі входом інвертора; вихід другого елемента І з'єднаний зі входом асинхронної установки лічильника в нульовий стан; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску. Недоліком відомого пристрою є складність структури формувача, яка обумовлена необхідністю використання двох лічильників, а також складність конструкції вхідних пристроїв формувача, технології його виготовлення і, як наслідок, висока вартість, яка обумовлена необхідністю використання двох шин настроювання на заданий режим, в той час як, при використанні відомого пристрою в режимі формування періодичної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною паузою і періодом наявність другої шини настроювання необов'язкова. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною паузою і періодом, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, забезпечення спрощення структури та конструкції вхідних пристроїв формувача і, як наслідок, спрощення технології його виготовлення і зменшення вартості. Поставлена задача вирішується тим, що в формувач періодичної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною паузою і періодом, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму лічби, вхід асинхронної установки в нульовий стан, вихід переповнювання; перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер з входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом Dтригера, з одним входом першого та другого двов 65453 4 ходового елемента І; вихід першого двохвходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, з'єднано з виходом другого елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід переповнювання лічильника з'єднано зі входом інвертора; вихід другого елемента І з'єднаний зі входом асинхронної установки лічильника в нульовий стан; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, відповідно до корисної моделі введено JK-тригер зі входом асинхронної установки у нульовий стан; при цьому, вихід JK-тригера, який утворює вихід формувача, з'єднано зі входом дозволу режиму лічби лічильника, першим входом першого двоходового елемента АБО і другим входом другого елемента АБО; другий вхід першого елемента АБО з'єднано з виходом інвертора, вихід першого елемента АБО з'єднано зі входами J і К JK-тригера; вихід переповнювання лічильника з'єднано з його входом дозволу синхронного паралельного завантаження; вхід асинхронної установки JK- тригера у нульовий стан з'єднано з виходом другого елемента І; входи завантажування даних лічильника утворюють входи налагодження пристрою на задану тривалість паузи; тактової входи лічильника і JK- тригера з'єднані проміж собою, утворюючі вхід формувача - вхід подачі періодичної послідовності Імпульсів з виходу зовнішнього генератора. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, конструкції його вхідних пристроїв, технології виготовлення і зниження вартості. На фіг. 1 приведена схема формувача. Формувач періодичної послідовності імпульсів фіксованої тривалості, рівної одному такту, з перенастроюваною паузою і періодом містить реверсивний двійковий лічильник 1, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації С , вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажувальних даних D0-D3, вхід дозволу режиму лічби Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; інвертор 2; ланцюжок, що складається з послідовно з'єднаних резистора 3 і конденсатора 4; стартостопний пристрій, якій містить синхронний D-тригер 5 з входом асинхронної установки в нульовий стан R, перший і другий двовходові елементи І 6,7; перший і другий елементи АБО 9, 8; JK-тригер 10 зі входом R асинхронної установки у нульовий стан R, при цьому загальна точка послідовно сполучених резистора 3 і конденсатора 4 з'єднана з і входом D тригера 5, з одним входом елементів І 6, 7; вихід першого двох-входового елемента І 6 сполучений зі входом R асинхронної установки в нульовий стан тригера 5; другий вхід елемента І 6 утворює вхід подачі імпульсів зупинки (Stop) режиму формування вихідної послідовності імпульсів; дру 5 гий вхід елемента І 7, який сполучений з виходом елемента АБО 8, один з входів якого поєднаний з виходом тригера 5, другий вхід елемента АБО 8 з'єднано з виходом тригера 10, входом елемента АБО 9 і входом вхід Р0 дозволу режиму лічби лічильника 1; вихід переповнювання Р4 лічильника 1 з'єднано зі входом інвертора 2, вихід якого поєднаний з першим входом АБО 9, а також з входом L дозволу синхронного паралельного завантаження лічильника 1 і з другим входом елемента АБО 9, вихід якого з'єднано зі входами J і К JK-тригера 10; вихід елемента І 7 з'єднаний зі входами R асинхронної установки в нульовий стан лічильника 1, JK-тригера 10; входи завантажування даних D0-D3 лічильника 1 утворюють входи b0-b3 налагодження пристрою на задану тривалість паузи; тактовий вхід (С) D-тригера 5 утворює вхід подачі імпульсів запуску (Start); тактової входи (С) лічильника 1 і JK- тригера 1 0 з'єднані проміж собою, утворюючі вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 3 і конденсатора 4, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6 та 7, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 5, JK- тригерів 10 і лічильника 1. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення D-тригер 5, лічильник 1 і JK-тригер 10 переходять в нульовий стан, формуючи рівень логічного нуля на виходах JK- тригера 10 і на виході переповнювання Р4 лічильників 1, що веде до формування рівня логічного нуля на виході елемента АБО 8, вихід якого з'єднаний зі входом елемента І 7, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 5, що забезпечує рівень логічного нуля на входах R асинхронної установки в нульовий стан лічильника 1 и тригера 10. Оскільки режим асинхронної установки в нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор, доки на вході елемента 7 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника 1 и тригера 10 залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С D-тригера 5 по його фронту тригер 5 переходить в одиничний стан (Q=1), формуючи рівень логічної 1 на виході елемента АБО 8, а отже на вході та виході елемента І 7, що забезпечує рівень логічної 1 на входах R лічильника 1 і J Ктригера 10, знімаючи блокування. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 поступає на вхід L дозволу синхронного паралельного завантаження лічильника 1, готуючи його до прийому інформації з входів D0-D3, а також на вхід інвертора 2 формуючі на його виході рівень логічної одиниці, який поступає далі на вхід елемента АБО 9, вихід якого з'єднано зі входом J і К 65453 6 тригера 10, готуючи його к переходу в протилежний стан. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактуючого імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан B = b3b2blb0, a JK- тригер 10 переходить в одиничний стан, що обумовлює одиничне значення на виході переповнювання Р4 лічильника 1. Одиничне значення з виходу переповнювання Р4 лічильника 1, забороняє його завантаження, а з виходу тригера 10 режим лічби, тобто лічильник 1 переходить у режим зберігання. Оскільки одиничне значення на входах J і К тригера 10 залишилось незмінним, то JK- тригер 10 готов до переходу в протилежний стан. Під час вступу другого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) стан лічильника 1 залишатися незмінним (рівним В), JK-тригер 10 переходіть у нульовий стан. В результаті цього переходу дозволяється режим лічби лічильника 1 і забороняється режим переходу Ж-тригера 10. Під час вступу наступного і всіх подальших тактових імпульсів, зміст лічильника 1 зменшуватиметься на одиницю, а стан JK-тригера 10 залишатися незмінним (рівним 0) до тих пор, поки зміст лічильника 1 не стане рівним 0, тобто формувач повернеться у вихідний стан. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного з вступом імпульсу запуску (Start) на тактовий вхід С тригера 5 і зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході JK - тригера 10 генерується періодична послідовність імпульсів фіксованої тривалості, рівної Т, з перенастроюваною паузою, рівною (В+1)Т і періодом, рівним (В+2)Т. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильника 1 і JK- тригера 10. Якщо у момент поступлення JK-тригер 10 знаходитиметься у нульовому стані, то при переході D-тригера 5 у нульовий стан на входах елемента АБО 8 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 7, що призведе до переходу лічильника 1 у нульовий стан, а отже, до припинення процесу. Якщо у момент поступлення JK-тригер 10 знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на його виході, з'єднаного зі входом елемента АБО 8, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 7. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела 7 живлення, то на виході елемента І 7, а отже, і на входах R лічильника 1 і JK-тригера 10 також буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом наступного імпульсу на вхід формувача С відбуватиметься перехід JK-тригера 10 у нульовий стан, в результаті, на входах елемента АБО 8 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 7, що приведе до блокування нульового стану лічильника і JK-тригера 10, а отже, до припинення процесу 65453 8 генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з двох кілець (нижнє кільце граф переходів лічильника 1, верхнє кільце - граф переходів JK-тригера 10) із загальною вершиною, відповідною нульовому стану лічильника 1 і JK тригера 10, а на фіг. 3 - епюри, що ілюструють роботу, для варіанту налагодження В-4. На відміну від відомого пристрою наявність тільки одного лічильника і однієї шини настроювання на заданий режим дозволило спростити структуру формувача, конструкцію його вхідних пристроїв, технологію виготовлення і знизити вартість. 9 Комп’ютерна верстка Л. Купенко 65453 Підписне 10 Тираж 23 прим. Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601