Формувач періодичної послідовності двоімпульсних кодових серії з програмованими параметрами

Реферат: Формувач періодичної послідовності двоімпульсних кодових серій з програмованими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено: третій, четвертий і п'ятий елементи АБО; другий і третій інвертори; елемент АБО-НІ; перший і другий синхронні DL-тригери зі входами асинхронної установки у нульовий стан, при цьому входи другого елемента АБО з'єднано з виходами другого, третього і четвертого розрядів першого лічильника і виходом елемента І-НІ; вихід переповнення першого лічильника з'єднано з першими входами третього і четвертого елементів АБО; вихід переповнення другого лічильника з'єднано з другим входом четвертого елемента АБО і входом другого інвертора, вихід якого з'єднано з другим входом третього елемента АБО; вихід третього елемента АБО з'єднано зі входом дозволу режиму лічби другого лічильника; вихід четвертого елемента АБО з'єднано з інверсними входами L DL-тригерів і першим входом елемента АБО-НІ; другий вхід елемента АБО-НІ з'єднано з виходом третього інвертора; прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і першим входом п'ятого елемента АБО; інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера; прямий вихід другого DL-тригера з'єднано з другим входом п'ятого елемента АБО; вихід п'ятого елемента АБО з'єднано з другим входом першого елемента АБО і входом дозволу синхронного паралельного завантаження другого лічильника; тактової входи DL-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DLтригерів з'єднано з виходом другого елемента. UA 93723 U (12) UA 93723 U UA 93723 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами і фіксованою паузою між серіями, яка дорівнює трьом тактам, що містить два імпульси програмованої тривалості і програмованої тривалості паузи між імпульсами. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід [Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів. № 30, 1972]. Патенти на корисну модель України №№ 55951, 61312, 65818, 71778, 72614. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності двоімпульсних кодових серій з програмованими параметрами [патент на корисну модель України № 53542 від 11.10.2010], який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки процесу генерації імпульсів; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності двоімпульсних кодових серій з програмованими параметрами шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності двоімпульсних кодових серій з програмованими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки процесу генерації імпульсів; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної 1 UA 93723 U 5 10 15 20 25 30 35 40 45 50 55 60 періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, відповідно до корисної моделі введено: третій, четвертий і п'ятий елементи АБО; другий і третій інвертори; елемент АБО-HI; перший і другий синхронної DL-тригери зі входами асинхронної установки у нульовий стан, при цьому, входи другого елемента АБО з'єднано з виходами другого, третього і четвертого розрядів першого лічильника і виходом елемента І-НІ; вихід переповнення першого лічильника з'єднано з першими входами третього і четвертого елементів АБО; вихід переповнення другого лічильника з'єднано з другим входом четвертого елемента АБО і входом другого інвертора, вихід якого з'єднано з другим входом третього елемента АБО; вихід третього елемента АБО з'єднано зі входом дозволу режиму лічби другого лічильника; вихід четвертого елемента АБО з'єднано зі інверсними входами L DL-тригерів і першим входом елемента АБО-IH; другий вхід елемента АБО-НІ з'єднано з виходом третього інвертора; прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і першим входом п'ятого елемента АБО; інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера; прямий вихід другого DL-тригера з'єднано другим входом п'ятого елемента АБО; вихід п'ятого елемента АБО з'єднано з другим входом першого елемента АБО і входом дозволу синхронного паралельного завантаження другого лічильника; тактові входи DL-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL-тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший (1) і другий (2) реверсивні двійкові лічильники, кожен з яких має вхід налагодження на режим підсумовування/віднімання U, вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; перший (15) і другий (16) DL-тригери зі входами асинхронної установки у нульовий стан; перший (3), другий (11) і третій (17) інвертори; перший (10), другий (4), третій (12), четвертий (13) і п'ятий (17) елементи АБО; елемент АБО-НІ (14); ланцюжок з послідовно сполучених резистора (5) і конденсатора (6), підключеного до джерела живлення +Е; синхронний D-тригер (7) зі входом R асинхронної установки у нульовий стан; перший (8) і другий (9) елементи І. Прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і першим входом елемента АБО 18. Інверсний вихід другого DL-тригера з'єднано зі входом D першого DLтригера. Прямий вихід другого DL-тригера з'єднано другим входом елемента АБО 18, вихід якого з'єднано з другим входом елемента АБО 10 і входом дозволу синхронного паралельного завантаження другого лічильника 2. Тактові входи DL-тригерів з'єднано зі входом формувача. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Другий вхід елемента І 8 створює вхід подачі імпульсів (Stop) зупинки процесу генерації імпульсів. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан DL-тригерів і лічильників. Один зі входів елемента 10 поєднаний з виходом Dтригера 7, другий - з виходом елемента АБО 18 і входом L дозволу режиму завантаження лічильника 2. Входи елемента АБО 4 з'єднано з виходами другого (Q1), третього (Q2) і четвертого (Q3) розрядів лічильника 1 і виходом елемента 14. Вихід переповнювання лічильника 1, який утворює вихід F формувача, з'єднано зі входом інвертора 3 і першими входами елементів АБО 12, 13. Вихід інвертора 3 з'єднано зі входом Р 0 дозволу режиму лічби лічильника 1. Вихід переповнення лічильника 2 з'єднано зі входом інвертора 11 і другим входом елемента АБО 13, вихід якого з'єднано зі входом елемента АБО-НІ 14. Другий вхід елемента 14 з'єднано з виходом третього інвертора і входом дозволу синхронного паралельного завантаження лічильника 2. Вихід інвертора 11 з'єднано з другим входом елемента АБО 12, вихід якого з'єднано зі входом Р0 дозволу режиму лічби лічильника 2. Входи паралельного завантаження D0-D3 лічильника 1 утворюють входи b0-b3 налагодження формувача на задану тривалість першого і другого імпульсу в серії. Входи паралельного завантаження D0-D3 лічильника 2 утворюють входи d0 d3 налагодження формувача на задану тривалість паузи між імпульсами в серії. Тактової входи DL-тригерів і лічильників сполучені між собою, створюючи вхід С формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. 2 UA 93723 U 5 10 15 20 25 30 35 40 45 50 55 60 Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан відповідно D-тригера, DL-тригерів і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригери і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів і на виходах переповнювання Р4 лічильників, що веде до формування рівня 0 на виході елемента 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан DLтригерів і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан DL-тригерів і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента АБО 10, а отже на вході і виході елемента І 9, що забезпечує рівень логічної одиниці на входах R DL-тригерів і лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу п'ятого елемента АБО поступає на вхід дозволу паралельного завантаження L лічильника 2, готуючи його до прийому інформації зі входів d0-d3, а нульове значення сигналу з виходу елемента АБО 4 надходить на вхід дозволу синхронного паралельного завантаження L лічильника 1, готуючи його до прийому інформації зі входів b0-b3. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається перехід першого DL-тригера в одиничний стан і паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан В = b3b2b1b0, формуючі одиничне значення на виході формувача, і нульове значення на вході Р 0 лічильника 1, що веде до переходу його у режим лічби, а лічильник 2 переходить у стан D=d3d2d1d0, формуючи нульове значення на виході елемента АБО 14 і одиничне значення на виходах елемента АБО 4, 12, 13, тобто на входах L лічильників і на входах L DL-тригерів, що забезпечує режим зберігання лічильника 2 і DL-тригерів. І тоді під час вступу другого тактового імпульсу лічильник 1 переходіть у стан В-1, стан лічильника 2, рівний d3d2d1d0, і стан DL-тригерів залишаться незмінними. Під час вступу подальших тактових імпульсів процеси аналогічні, доти, поки зміст лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на виході формувача і рівень логічної одиниці на виході інвертора 3 (на вході Р0 лічильника 1), рівень логічного 0 на виході елемента АБО 12 (на - вході Р0 лічильника 2), у результаті чого лічильник 1 переходить у режим зберігання, а лічильник 2 - у режим лічби. Стан DL-тригерів залишиться незмінними. І тоді під час вступу наступного тактового імпульсу лічильник 2 переходіть у стан D-1, нульовий стан лічильника 1 і стан DL-тригерів залишається незмінними. Під час вступу подальших тактових імпульсів процеси аналогічні, доти, поки зміст лічильника 2 не стане рівним 0001, що забезпечує рівень логічного 0 на виході елемента АБО 4 (на вході Р 0 лічильника 1), у результаті чого лічильник 1 переходіть у режим завантаження. З приходом чергового тактового імпульсу лічильник 2 переходить у нульовий стан, лічильник 1 знову переходить у стан В = b3b2b1b0, формуючи одиничне значення на виході формувача і на виходах елементів АБО 4, 12, 13, тобто на входах DL-тригерів, і нульове значення на вході Р0 лічильника 1, що забезпечує режим лічби режим лічильника 1 і режим зберігання лічильника 2 і DL-тригерів. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 буде зменшуватись, а нульовий стан лічильника 2 і стан DL-тригерів залишаться незмінними, до тих пір, поки зміст лічильника 1 не стане рівним 0, що веде к формуванню рівня логічного нуля на входах L DL-тригерів і тоді з приходом наступного тактового імпульсу одиничний стан першого DL-тригера залишиться незмінним, а другий DL-тригер переходить в одиничний стан, з приходом наступного тактового імпульсу перший DL-тригер переходить у нульовий стан, одиничний стан другого DL-тригера залишиться незмінним, з приходом наступного тактового імпульсу другий DL-тригер переходить у нульовий стан, нульовий стан першого DL-тригера 3 UA 93723 U 5 10 15 20 25 30 35 40 залишиться незмінним, тобто формувач повернеться в вихідний стан. Надалі усі процеси повторюються. Зупинка процесу формування послідовності імпульсів на виході формувач здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильника. Якщо у момент вступу тактового імпульсу перший і другий DL-тригери знаходяться у нульовому стані, то при переході D-тригера 7 у нульовий стан на вході елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 9, що призведе до блокування нульового стану DL-тригерів лічильників, а отже, до припинення процесу генерації. Якщо у момент вступу тактового імпульсу один або обидва DL-тригери знаходитиметься в одиничному стані, то на виходах елементів АБО 18, 10 і вході елемента І 9 також формується одиничне значення. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначений напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників буде рівень логічної одиниці. Звідси витікає, що після вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід першого і другого DL-тригерів у нульовий стан, на виходах елементів 18, 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану DL-тригерів і лічильників, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході формувача генерується періодична послідовність кодових серій, що містять два імпульси рівної програмованої тривалості і програмованої тривалості паузи між ними. Тривалість імпульсів в серії визначається значенням В: tи = ВТ. Тривалість паузи між імпульсами в серії визначається значенням D: tп = DT. Тривалість паузи між серіями дорівнює 4Т. На фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (перше і друге кільце - графи переходів першого і другого DL-тригерів, наступне кільце - граф переходів лічильника 2, нижнє кільце - граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану тригерів і лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження В = 4, D=7, визначаючих параметри вихідної послідовності імпульсів, тобто тривалість імпульсів в серії tи = ВТ = 4Т, тривалість паузи між імпульсами в серії tп = DT=7Т, тривалість паузи між серіями дорівнює 4Т. На відміну від відомого пристрою формування періодичної послідовності двох імпульсних кодових серій з програмованими часовими параметрами і фіксованою паузою між серіями, яка дорівнює чотирьом тактам, розширює функціональної можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 45 50 55 60 Формувач періодичної послідовності двоімпульсних кодових серій з програмованими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки процесу генерації імпульсів; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи 4 UA 93723 U 5 10 15 20 програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, який відрізняється тим, що введено: третій, четвертий і п'ятий елементи АБО; другий і третій інвертори; елемент АБО-НІ; перший і другий синхронні DL-тригери зі входами асинхронної установки у нульовий стан, при цьому входи другого елемента АБО з'єднано з виходами другого, третього і четвертого розрядів першого лічильника і виходом елемента І-НІ; вихід переповнення першого лічильника з'єднано з першими входами третього і четвертого елементів АБО; вихід переповнення другого лічильника з'єднано з другим входом четвертого елемента АБО і входом другого інвертора, вихід якого з'єднано з другим входом третього елемента АБО; вихід третього елемента АБО з'єднано зі входом дозволу режиму лічби другого лічильника; вихід четвертого елемента АБО з'єднано з інверсними входами L DL-тригерів і першим входом елемента АБО-НІ; другий вхід елемента АБО-НІ з'єднано з виходом третього інвертора; прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і першим входом п'ятого елемента АБО; інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера; прямий вихід другого DL-тригера з'єднано з другим входом п'ятого елемента АБО; вихід п'ятого елемента АБО з'єднано з другим входом першого елемента АБО і входом дозволу синхронного паралельного завантаження другого лічильника; тактової входи DL-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL-тригерів з'єднано з виходом другого елемента. 5 UA 93723 U Комп’ютерна верстка Г. Паяльніков Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6