Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами

Реферат: Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами містить два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; елемент АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено другий інвертор; третій і четвертий елементи І; елемент І-HI; третій дворозрядний лічильник, виконаний за схемою лічильника Джонсона на двох синхронних DL-тригерах зі входом асинхронної установки у нульовий стан. UA 98662 U (54) ФОРМУВАЧ ОДИНОЧНОЇ ТРИІМПУЛЬСНОЇ КОДОВОЇ СЕРІЇ З ПРОГРАМОВАНИМИ ЧАСОВИМИ ПАРАМЕТРАМИ UA 98662 U UA 98662 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування одиночної триімпульсної кодової серії з програмованою тривалістю імпульсів в серії і паузи між ними. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами, (патент на корисну модель України № 53542 від 11.10.2010), який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; елемент АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом елемента АБО, один зі входів якого з'єднано з виходом Dтригера; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано з другим входом елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі входом дозволу режиму завантаження другого лічильника; входи паралельного завантаження даних другого лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задача удосконалення формувача одиночної триімпульсної кодової серії з програмованими часовими параметрами шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; елемент АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом елемента АБО, один зі входів якого з'єднано з виходом Dтригера; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано другим входом елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнювання другого лічильника з'єднано зі входом дозволу режиму завантаження другого лічильника; входи паралельного завантаження даних другого лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, відповідно до корисної моделі введено: другий інвертор; третій і четвертий елементи І; елемент І-НІ; третій дворозрядний лічильник, виконаний за схемою лічильника Джонсона на двох синхронних DL-тригерах зі входом асинхронної установки у нульовий стан, при цьому прямий 1 UA 98662 U 5 10 15 20 25 30 35 40 45 50 55 60 вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і третім входом елемента АБО, інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера, прямий вихід другого DL-тригера з'єднано з четвертим входом елемента АБО; четвертий дворозрядний лічильник-подільник з трьома станами, виконаний на двох JK-тригерах зі входом асинхронної установки у нульовий стан; перший JK-тригер має два входи J, об'єднані по І, і один вхід K; другий JK-тригер має два входи K, об'єднані по І, і один вхід J; інверсний вихід першого JKтригера з'єднано з першим входом K другого JK-тригера; інверсний вихід другого JK-тригера з'єднано з першим входом J першого JK-тригера і входом третього елемента І; вихід першого інвертора з'єднано зі входами першого і третього елементів І; другий вхід третього елемента І з'єднано з інверсним виходом другого JK-тригера, входи J і K першого і другого JK-тригерів з'єднано з виходом четвертого елемента І; вихід третього елемента І з'єднано зі входами L DLтригерів, з першим входом елемента І-HI і входом другого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби другого лічильника; вихід переповнення другого лічильника з'єднано з його входом дозволу режиму завантаження, з другим входом четвертого елемента I і другим входом елемента I-НІ, вихід якого з'єднано зі входом дозволу режиму завантаження першого лічильника; тактові входи JK- і DL-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK- і DL-тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший 1 і другий 2 реверсивні двійкові лічильники, кожен з яких має вхід налагодження на режим підсумовування/віднімання U, вхід подачі тактових імпульсів С, вхід дозволу паралельного завантаження L і входи подачі даних D 0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р 4; перший 10 і другий 11 синхронної DL-тригери, синхронний D-тригер 7, перший 16 і другий 17 JK-тригери зі входами асинхронної установки у нульовий стан; перший 3 і другий 13 інвертори; елемент АБО 4; перший 8, другий 9, третій 12 і четвертий 15 елементи І; елемент І-HI 14; ланцюжок з послідовно сполучених резистора 5 і конденсатора 6, підключеного до джерела живлення +Е. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 4. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан тригерів 10, 11, 16 і лічильників. Один зі входів елемента 4 поєднаний з виходом тригера 7, другий - з виходом переповнювання лічильника 1, третій і четвертий - з прямими виходами тригерів 10, 11. Вихід переповнювання лічильника 1, який утворює вихід F формувача, з'єднано зі входом інвертора 3, вихід якого з'єднано зі входом Р0 лічильника 1, входом елемента 12, другим входом елемента 8 і входом елемента 15. Вихід Р4 лічильника 2 з'єднано його входом L, входом елемента 15 і входом інвертора 13, вихід якого з'єднано зі входом елемента 14. Інверсний вихід тригера 16 з'єднано з першим входом K тригера 17. Інверсний вихід тригера 17 з'єднано з першим входом J тригера 16 і входом елемента 12. Вихід елемента 15 з'єднано зі входами J і K тригерів 16, 17. Вихід елемента 12 з'єднано зі входом елемента 14, входами L тригерів 10, 11 і входом інвертора 13, вихід якого з'єднано зі входом Р 0 лічильника 2. Вихід переповнювання лічильника 2 з'єднано з його входом L і входом елемента 14. Вихід елемента 14 з'єднано зі входом L лічильника 1. Вихід елемента 15 з'єднано зі входами J і K тригерів 16, 17. Виходи розрядів Q0-Q3 лічильника 2 з'єднано з відповідними входами D0-D3 паралельного завантаження лічильника 1. Входи паралельного завантаження D0-D3 лічильника 2 утворюють входи d0-d3 налагодження формувача на задану тривалість першого імпульсу в серії. Тактові входи тригерів 10, 11, 16, 17 і лічильників сполучені між собою, створюючи вхід С формувача вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан 2 UA 98662 U 5 10 15 20 25 30 35 40 45 50 55 тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан тригерів і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів і на виходах переповнювання Р4 лічильників, що веде до формування рівня 0 на виході елемента 4, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан тригерів і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу запуску Start на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан Q=1, формуючи рівень логічної одиниці на вході і виході елемента 4, а отже на вході і виході елемента 9, що забезпечує рівень логічної одиниці на входах R тригерів і лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу переповнювання лічильника 2, яке надходить на його вхід дозволу паралельного завантаження L, готує його до прийому інформації зі входів d0-d3. Одиничне значення сигналу з виходу елемента 12 надходить на вхід дозволу переходу лічильника 3 (на входи L DL-тригерів) готує лічильник 3 до переходу в одиничний стан. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід лічильника 3 в одиничний стан (Q 2=0, (Q=1) і паралельне завантаження лічильника 2 значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 2 переходить у стан d 3d2d1d0, формуючи це значення на виходах Q3Q2Q1Q0 (тобто на входах D0-D3 лічильника 1), одиничне значення на виході переповнення і на виході елемента 15 (на входах J і K четвертого лічильника), нульове значення на вході L лічильника 1. Нульовий стан лічильників 1, 4 і залишаються незмінними. Другий і четвертий лічильники переходять у режим лічби, лічильник 1 переходить у режим завантаження, режим лічби лічильника 3 і одиничний стан тригера 7 залишаться незмінними. Під час вступу наступного тактового імпульсу лічильник 2 переходить у стан d3d2d1d0-1, лічильник 1 переходить у стан d3d2d1d0, третій лічильник переходить у стан Q2=1,Q1=1. Четвертий лічильник переходить у стан Q3=1, Q4=1 (Q3=0, Q4=0). У результаті цих змін лічильник 1 переходить у режим лічби, лічильники 2, 3, 4 у режим збереження. Під час вступу наступного тактового імпульсу відбувається перехід лічильника 1 у стан d3d2d1d0-1, стан лічильників 2, 3, 4 залишаться незмінними. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пір, поки зміст лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення, рівень логічної одиниці на виході інвертора 3 (на вході Р0 лічильника 1) і на виході елемента 15, у результаті чого лічильник 1 переходить у режим зберігання, лічильник 4 переходить у режим лічби. Режим зберігання лічильників 2, 3 залишаться незмінним. І тоді під час двох наступних тактових імпульсів відбувається зменшення змісту лічильника 4 до нуля (Q 3=1, Q4=1), що веде до формування рівня логічної одиниці на виході елементів 12, 15 і рівня логічного 0 на виході інвертора 13 і елемента 14, у результаті чого лічильник 1 переходить у режим завантаження, а лічильники 2, 3, 4 - у режим лічби. І тоді під час вступу чергового тактового імпульсу відбувається паралельне завантаження лічильника 1 значенням d3d2d1d0-1, перехід лічильника 2 у стан d3d2d1d0-2, лічильника 3 у стан Q2=1,Q1=0, лічильника 4 у стан Q3=1, Q4=1. Знову як і раніше у результаті цих змін лічильник 1 переходить у режим лічби, лічильники 2, 3, 4 у режим зберігання. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пір, поки зміст лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на його виході переповнення, рівень логічної одиниці на виході інвертора 3 (на вході Р0 лічильника 1) і на виході елемента 15, у результаті чого лічильник 1 переходить у режим зберігання, лічильник 4 переходить у режим лічби. Режим зберігання лічильників 2, 3 залишаться незмінним. І тоді під час двох наступних тактових імпульсів зміст лічильників 2, 3 залишається незмінним, а зміст лічильника 4 зменшується до нуля (Q3=1, Q4=1), що веде до формування рівня логічної одиниці на виході елементів 12, 15 і рівня логічного 0 на виході інвертора 13 і елемента 14, у результаті чого лічильник 1 переходить у режим завантаження, а лічильники 2, 3, 4 - у режим лічби. І тоді під час вступу чергового тактового імпульсу відбувається паралельне завантаження лічильника 1 значенням d 3d2d1d0-2, перехід лічильника 2 у стан d3d2d1d0-3, лічильника 3 у нульовий стан (Q2=0, Q1=0), лічильника 4 у стан Q3=1, Q4=1. 3 UA 98662 U 5 10 15 20 Під час вступу подальших тактових імпульсів процеси аналогічні, але тільки до тих пір, поки зміст лічильника 1 не стане рівним 0, що веде до формування рівня логічного нуля на виході елемента АБО 4, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану тригерів і лічильників, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході переповнення лічильника 1 генерується одиночна серія імпульсів, що містять три імпульси, тривалість яких залишить від значення D: тривалість першого імпульсу tі1=DT, тривалість другого імпульсу tі2 = (D-1)Т, тривалість третього імпульсу tі3 = (D-2)Т. Тривалість паузи між імпульсами дорівнює 3Т. На фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (верхнє кільце - граф переходів лічильника 3, друге кільце - граф переходів лічильника 2, третє кільце граф переходів лічильника 1, нижнє кільце - граф переходів лічильника 4) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанту налагодження D=4, визначаючого тривалість імпульсів на виході формувача: тривалість першого імпульсу tі1=4Т, тривалість другого імпульсу tі2=3Т, тривалість третього імпульсу tі3=2Т. На відміну від відомого пристрою формування одиночної триімпульсної кодової серії з програмованими часовими параметрами розширює функціональної можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 60 Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; елемент АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний Dтригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двоходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано другим входом елемента АБО і входом інвертора, вихід якого з'єднано зі входом дозволу режиму рахування першого лічильника; вихід переповнювання другого лічильника з'єднано зі входом дозволу режиму завантаження другого лічильника; входи паралельного завантаження даних другого лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, який відрізняється тим, що введено: другий інвертор; третій і четвертий елементи І; елемент І-HI; третій дворозрядний лічильник, виконаний за схемою лічильника Джонсона на двох синхронних DL-тригерах зі входом асинхронної установки у нульовий стан, при цьому прямий вихід першого DL-тригера з'єднано зі входом D другого DLтригера і третім входом елемента АБО, інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера, прямий вихід другого DL-тригера з'єднано з четвертим входом елемента АБО; четвертий дворозрядний лічильник-подільник з трьома станами, виконаний на двох JKтригерах зі входом асинхронної установки у нульовий стан; перший JK-тригер має два входи J, об'єднані по І, і один вхід K; другий JK-тригер має два входи K, об'єднані по І, і один вхід J; інверсний вихід першого JK-тригера з'єднано з першим входом K другого JK-тригера; інверсний вихід другого JK-тригера з'єднано з першим входом J першого JK-тригера і входом третього елемента І; вихід першого інвертора з'єднано зі входами першого і третього елементів І; другий вхід третього елемента І з'єднано з інверсним виходом другого JK-тригера, входи J і K першого і другого JK-тригерів з'єднано з виходом четвертого елемента І; вихід третього елемента І з'єднано зі входами L DL-тригерів, з першим входом елемента І-НІ і входом другого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби другого лічильника; вихід переповнення другого лічильника з'єднано з його входом дозволу режиму завантаження, з другим входом 4 UA 98662 U четвертого елемента I і другим входом елемента І-НІ, вихід якого з'єднано зі входом дозволу режиму завантаження першого лічильника; тактові входи JK- і DL-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK- і DL-тригерів з'єднано з виходом другого елемента І. 5 UA 98662 U Комп’ютерна верстка Л. Ціхановська Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6