Формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює дев’яти

Реферат: Формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює дев'яти, містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки Dтригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника утворюють входи програмування формувача на задану тривалість вихідних імпульсів. Додатково в нього введено третій елемент І; елемент АБО-НІ; перший і другий елементи І-НІ; елемент XOR; перший, другий, третій і четвертий синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів: 0000-0001-0010-0101-1011-0111-1110-1100-1000-0000 (01-2-5-11-7-14-12-8-0). UA 117701 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ ІМПУЛЬСІВ З ПРОГРАМОВАНОЮ ТРИВАЛІСТЮ І ФІКСОВАНОЮ ШПАРУВАТІСТЮ, ЯКА ДОРІВНЮЄ ДЕВ'ЯТИ UA 117701 U UA 117701 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності імпульсів з програмованою тривалістю фіксованою шпаруватістю, яка дорівнює дев'яти. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід [Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР №354544. - Бюлетень винаходів. № 30, 1972]. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Відомі формувачі періодичної послідовності імпульсів з програмованою тривалістю фіксованою шпаруватістю (патенти України на корисну модель, 61886, 62517, 62520, 62522, 62525). Недоліком цих пристроїв є складність структури, технології їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників, а також двійкового суматора. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює дев'яти [патент України на корисну модель 62519], що містить: синхронний Dтригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника утворюють входи програмування формувача на задану тривалість вихідних імпульсів. Недоліком відомого пристрою є складність структури, технології його виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників, а також двійкового суматора. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює дев'яти, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює дев'яти, що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника утворюють входи програмування формувача на задану тривалість вихідних імпульсів, відповідно до корисної моделі, введено третій елемент І; елемент 1 UA 117701 U 5 10 15 20 25 30 35 40 АБО-НІ; перший і другий елементи І-НІ; елемент XOR; перший, другий, третій і четвертий синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів: 0000-0001-0010-0101-10110111-1110-1100-1000-0000 (0-1-2-5-11-7-14-12-8-0), при цьому прямий вихід (Q0) першого DLтригера з'єднано зі входом D другого DL-тригера і першим входом елемента XOR; прямий вихід (Q1) другого DL-тригера з'єднано зі входом D третього DL-тригера; прямий вихід (Q2) третього DL-тригера з'єднано зі входом D четвертого DL-тригера і першим входом першого елемента ІНІ; прямий вихід (Q3) четвертого DL-тригера з'єднано з другим входом елемента XOR; інверсний вихід ( O0 ) першого DL-тригера з'єднано з першим входом третього елемента елемента І; інверсний вихід ( O1 ) другого DL-тригера з'єднано з другим входом третього елемента І і з другим входом першого елемента І-НІ; інверсний вихід ( O3 ) четвертого DL-тригера з'єднано з третім входом третього елемента І і з третім входом першого елемента І-НІ; четвертий вхід третього елемента І з'єднано з виходом переповнення першого лічильника; вихід першого розряду першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано з першим входом елемента АБО-НІ; вихід елемента АБО-НІ з'єднано зі входом дозволу режиму синхронного паралельного завантаження (L) DL-тригерів; вихід третього елемента І, утворюючи вихід формувача (F), з'єднано з другим входом першого елемента АБО; вихід першого елемента І-НІ з'єднано з першим входом другого елемента І-НІ, другий вхід якого з'єднано з виходом елемента XOR; вихід другого елемента І-НІ з'єднано зі входом D першого DL-тригера; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника і з другим входом елемента АБО-НІ; тактові входи DL-тригері в з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL-тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживаної потужності і зниження вартості. На фіг. 1 приведена принципова схема формувача. Формувач містить перший реверсивний двійковий лічильник (1), налагоджений на режим віднімання, який має вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L i входи подачі даних D0-D3, вхід дозволу режиму рахування Р0, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; перший 2, другий 3, третій 4 і четвертий синхронні DL-тригери зі входом асинхронної установки у нульовий стан (R), які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 0000-0001-0010-0101-1011-0111-1110-1100-1000-0000 (01-2-5-11-7-14-12-8-0); синхронний D-тригер 6 зі входом асинхронної установки у нульовий стан; перший 7, другий 8 і третій 9 елементи І; перший 10 і другий 11 елементи АБО; інвертор 12; елемент XOR 13; перший 14 і другий 15 елементи АБО-НІ; ланцюжок, послідовно з'єднані резистор 16 і конденсатор 17 підключені до джерела живлення (+Е). Вихід Q0 тригера 2 з'єднано зі входом D тригера 3 і першим входом елемента 13. Вихід Q1 тригера 3 з'єднано зі входом D тригера 4. Вихід Q2 тригера 4 з'єднано зі входом D тригера 5, з другим входом елемента 13 і першим входом елемента 14. Вихід O0 тригера 2 з'єднано з першим входом елемента 9. Вихід O1 тригера 3 з'єднано з другим входом елемента 9 і з другим входом елемента 14. 45 50 55 Вихід O3 тригера 5 з'єднано з третім входом елемента 9 і з третім входом елемента 14. четвертий вхід елемента 9 з'єднано з виходом переповнення лічильника 1. Вихід першого розряду (О0) лічильника 1 з'єднано зі входом інвертора 12, вихід якого з'єднано з першим входом елемента 16. Вихід елемента 16 з'єднано зі входами L тригерів 2-5. Вихід елемента 9, утворюючи вихід формувача F, з'єднано з другим входом елемента 10, другий вхід якого з'єднано з виходом Q тригера 6. Вихід елемента 10 з'єднано зі входом елемента 8, другий вхід якого з'єднано з послідовно сполучених конденсатора 18 і резистора 17, а також входом D тригера 6 і першим входом елемента 7, другий вхід якого утворює вхід зупинки (Stop) формування вихідних імпульсів. Вихід елемента 7 з'єднано зі входом R асинхронної установки тригера 6 у нульовий стан. Вихід елемента 14 з'єднано з першим входом елемента 15, другий вхід якого з'єднано з виходом елемента 13. Вихід елемента 15 з'єднано зі входом D тригера 2. Виходи другого (Q1), третього (Q2) і четвертого (Q3) розрядів лічильника 1 з'єднано зі входами елемента 11, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного 2 UA 117701 U 5 10 15 20 25 30 35 40 45 50 55 60 завантаження (L) лічильника 1 і з другим входом елемента 16. Входи D3D2D1D0 паралельного завантаження лічильника 1 утворюють входи b3b2b1b0 програмування формувача на задану тривалість імпульсів на виході. Тактові входи С лічильника 1 і тригерів 2-5 сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів С з виходу зовнішнього генератора. Тактовий вхід С тригера 2 утворює вхід запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 17 і конденсатора 18, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 7 та 8, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан лічильника 1 і тригерів 2-5. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригери і лічильник 1 переходять у нульовий стан, формуючи рівень логічного нуля на прямих виходах і на виході переповнювання Р4 лічильника 1, на прямих виходах тригерів 2-5, на виході елемента 11, на вході дозволу синхронного завантаження лічильника 1, одиничне значення на виході інвертора 12, нульове значення на виході елемента 16 і на виході елемента 9 (на виході формувача), що веде до формування рівня логічного нуля на виході елемента 10, який з'єднаний зі входом елемента 8, що забезпечує підтвердження рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 18, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника 1 і тригерів 2-5. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір поки на вході елемента 8 (а отже і на його виході) зберігатиметься рівень нуля, нульовий стан лічильника і DLтригерів і нульове значення на виході формувача залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на вхід С тригера 6 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 10, а отже на вході та виході елемента 8, що забезпечує рівень логічної одиниці на входах R лічильника і тригерів 2-5, знімаючи блокування нульового стану, у результаті чого лічильник 1 переходить у режим готовності до прийому інформації зі входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3-D0, що веде до формування одиничного значення на виході переповнення лічильника 1 (тобто на п'ятому вході елемента 9), на виході елемента 10, що веде до заборони режиму завантаження і дозволу режиму лічби (віднімання) лічильника 1. Оскільки нульове значення на виході елемента 16 залишилось незмінним, то нульовий стан тригерів 2-5 також не змінився, тобто не змінилося одиничне значення на інверсних виходах тригерів 2-5 (на входах елемента 9). У результаті цього переходу починається формування одиничного значення на виході елемента 9, тобто на виході формувача. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 зменшуватиметься, а стан тригерів 2-5 (другого лічильника) залишиться незмінним, тобто залишиться незмінним одиничне значення на інверсних виходах DL-тригерів і на виході формувача до тих пір, поки зміст лічильника 1 не стане рівним 0001. У результаті цього переходу на виході елемента 11 і на вході L лічильника 1 формується рівень логічного нуля, а на виході елемента 16 (на входах L тригерів 2-5) формується рівень логічної одиниці, що веде до переходу лічильника 1 в режим завантаження, а другого лічильника (DL-тригерів) - в режим переходу у наступний стан, і тоді під час вступу наступного тактового імпульсу по його фронту знову відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3-D0, а тригер 2 переходить в одиничний стан, що веде формування одиничного значення на виході елемента 11 (на вході L лічильника 1), нульового значення на виході елемента 16 і на виході елемента 8, тобто на виході формувача, що знову веде до заборони режиму завантаження, дозволу режиму лічби (віднімання) лічильника 1 і забороні переходу DL-тригерів. Під час вступу подальших тактових імпульсів процеси аналогічні (проілюстровано на часових діаграмах - фіг. 2). Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на виході формувача генерується періодична послідовність імпульсів з програмованою тривалістю, яка визначається значенням управляючого слова В – tи=ВТ і фіксованою шпаруватістю, яка дорівнює дев'яти. 3 UA 117701 U 5 10 15 20 25 30 Зупинка процесу формування послідовності імпульсів на виході формувача здійснюється подачою імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), який формує нульовий рівень сигналу на вході R асинхронної установки D-тригера 6, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників. Якщо у момент переходу тригера 6 у нульовий стан другий лічильник (DL-тригери) знаходитиметься у стані, відмінному від нульового, що забезпечує нульове значення на виході F, то на обох входах елемента 10 і його виході буде рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 8 (на входах установки у нульовий стан лічильника 1 і DL-тригерів), що призведе до переходу лічильника 1 і DL-тригерів у нульовий стан і припинення процесу генерації. Якщо у момент переходу тригера 6 у нульовий стан другий лічильник (DL-тригери) знаходитиметься у нульовому стані, який характеризується рівнем логічної одиниці на їх інверсних виходах і на виході формувача, з'єднаного зі входом елемента 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 7. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 18, який зарядився при включенні джерела живлення, то на виході елемента 8, а отже і на входах R лічильника 1 і DL-тригерів буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших тактових імпульсів, коли відбуватиметься перехід другого лічильника у стан 0001, на виході O0 і на виході елемента 9 буде сформований рівень логічного 0, обумовлюючи рівень 0 на другому вході елемента 10 та виході елементів 8, що приведе до переходу лічильників у нульовий стан і його блокування, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведені часові діаграми, що ілюструють роботу для варіанта програмування В=3, визначаючого параметри вихідної послідовності імпульсів - тривалість імпульсів дорівнює 3Т, шпаруватість імпульсів дорівнює дев'яти. На відміну від відомого пристрою заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживаної потужності і зниження вартості. 35 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 40 45 50 55 60 Формувач періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю, яка дорівнює дев'яти, що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки Dтригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника утворюють входи програмування формувача на задану тривалість вихідних імпульсів, який відрізняється тим, що в нього введено третій елемент І; елемент АБОНІ; перший і другий елементи І-НІ; елемент XOR; перший, другий, третій і четвертий синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів: 0000-0001-0010-0101-1011-0111-1110-1100-10000000 (0-1-2-5-11-7-14-12-8-0), при цьому прямий вихід (Q0) першого DL-тригера з'єднано зі входом D другого DL-тригера і першим входом елемента XOR; прямий вихід (Q1) другого DL 4 UA 117701 U 5 10 15 тригера з'єднано зі входом D третього DL-тригера; прямий вихід (Q2) третього DL-тригера з'єднано зі входом D четвертого DL-тригера і першим входом першого елемента І-НІ; прямий вихід (Q3) четвертого DL-тригера з'єднано з другим входом елемента XOR; інверсний вихід ( O0 ) першого DL-тригера з'єднано з першим входом третього елемента елемента І; інверсний вихід ( O1 ) другого DL-тригера з'єднано з другим входом третього елемента І і з другим входом першого елемента І-НІ; інверсний вихід ( O3 ) четвертого DL-тригера з'єднано з третім входом третього елемента І і з третім входом першого елемента І-НІ; четвертий вхід третього елемента І з'єднано з виходом переповнення першого лічильника; вихід першого розряду першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано з першим входом елемента АБОНІ; вихід елемента АБО-НІ з'єднано зі входом дозволу режиму синхронного паралельного завантаження (L) DL-тригерів; вихід третього елемента І, утворюючи вихід формувача (F), з'єднано з другим входом першого елемента АБО; вихід першого елемента І-НІ з'єднано з першим входом другого елемента І-НІ, другий вхід якого з'єднано з виходом елемента XOR; вихід другого елемента І-НІ з'єднано зі входом D першого DL-тригера; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника і з другим входом елемента АБО-НІ; тактові входи DL-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL-тригерів з'єднано з виходом другого елемента І. 5 UA 117701 U 6 UA 117701 U Комп’ютерна верстка М. Мацело Міністерство економічного розвитку і торгівлі України, вул. М. Грушевського, 12/2, м. Київ, 01008, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 7