Адаптивний корелятор

1. Адаптивний корелятор, що містить два акумулятори, два субтрактори, два компаратори, блок керування та Р-канальний процесор, причому виходи акумуляторів з'єднані з другими інформаційними входами відповідних субтракторів, виходи яких з'єднані з першими інформаційними входами відповідних компараторів, ви ходи яких з'єднані відповідно з першим та другим входами блоку керування, а другі інформаційні входи з'єднані відповідно з першим та другим інформаційними виходами блоку керування, причому перший канал процесора містить два перемножувачі, шинний формувач, акумулятор та субтрактор, а наступні канали містять регістр зсуву, два перемножувачі, два акумулятори, шинний формувач та субтрактор, в першому каналі обидва входи першого перемножувача з'єднані з інформаційним входом корелятора, адресний вхід шинного формувача з'єднаний з адресним виходом блоку керування, а вихід з'єднаний з інформаційним входом акумулятора, вхід скидання якого з'єднаний з виходом скидання блоку керування, а вихід з'єднаний з одним з інформаційних входів другого перемножувача, інший інформаційний вхід якого з'єднаний з інформаційним виходом блоку керування для нульового зсуву, а ви хід з першим інформаційним входом субтракора, другий інформаційний вхід якого з'єднаний з інформаційним виходом блоку керування для квадрату середнього значення, а вихід є виходом корелятора для нульового зсуву, в кожному наступному каналі вихід регістру зсуву з'єднаний з одним з входів першого перемножувача, інший вхід якого з'єднаний з інформаційним входом корелятора, вихід з'єднаний з інформаційним входом першого акумулятора, вихід якого з'єднаний з другим входом шинного формувача, адресний вхід шинного формувача з'єднаний з адресним виходом блоку керування, а вихід з'єднаний з інформаційним входом другого акумулятора, вхід скидання якого з'єднаний з виходом скидання блоку A (54) АДАПТИВНИЙ КОРЕЛЯТОР 30216 нти АБО, два лічильники, суматор, елемент пам'я ті, компаратор, подільник, RS тригер, D тригер, елемент І, тактовий генератор, перемножувач та Р субтракторів, при цьому входи першого елемента АБО з'єднані відповідно з першим та другим входами блоку керування, вихід з'єднаний з одним з входів елемента І, інший вхід якого з'єднаний з прямим виходом RS тригера, а вихід з'єднаний тактовим виходом блоку керування та з одним з входів другого елемента АБО, інший вхід якого з'єднаний з входом скидання блоку керування, а вихід з'єднаний з входами скидання першого лічильника та акумулятора, входом запуску тактового генератора та D входом D тригера, вихід якого з'єднаний з одним з входів третього елементу АБО, інший вхід якого з'єднаний з входом скидання блоку керування, а вихід є ви ходом скидання блоку керування, тактовий вхід D тригера з'єднаний з виходом тактового генератора і лічильним входом другого лічильника, інформаційний вихід якого є адресним виходом блоку керування, а вихід закінчення циклу з'єднаний з входом встановлення цього лічильника в початковий стан та входом зупинки тактового генератора, вихід першого лічильника з'єднаний з першими інформаційними входами подільника, субтракторів та другим інформаційним входом компаратора, перший інформаційний вхід якого з'єднаний з виходом елемента пам'яті для величини вікна, а вихід з'єднаний з S входом RS тригера, інформаційний вхід блоку керування з'єднаний з інформаційним входом акумулятора, вихід якого з'єднаний з другим інформаційним входом подільника, вихід якого з'єднаний з обома інформаційними входами перемножувача, вихід якого є виходом блоку керування для квадрату середнього значення, другі виходи субтракторів з'єднані з виходами елементами пам'яті для відповідного зсуву, а виходи субтракторів є виходами блоку керування для відповідних зсувів, перший та другий виходи блоку керування з'єднані з відповідними виходами елемента пам'яті для взірцевої величини, лічильний вхід першого лічильника, тактові входи акумулятора, подільника, перемножувача, субтракторів та компаратора з'єднані з тактовим входом блоку керування, R вхід RS тригеру з'єднаний з входом скидання блоку керування, третій вихід блоку керування з'єднаний з виходом елементу пам'яті для значення нуля. Винахід належить до інформаційно-вимірювальних систем та може бути використаний для кореляційного аналізу локально-стаціонарних випадкових процесів. Відомий адаптивний корелятор (Погрибной В.А., Рожанковский И.В., Джицимски 3., Собульски А. Адаптивный корреляционный анализ локально-стационарных случайных процесов // Известия Высших Учебных Заведений. - Радиоелектроника. 1996 - № 5. - С. 24...32), який містить два акумулятори, два субтрактори, два компаратори, блок керування та Р-канальний процесор, причому виходи акумуляторів з'єднані з другими інформаційними входами відповідних субтракторів, виходи яких з'єднані з першими інформаційними входами відповідних компараторів, ви ходи яких з'єднані відповідно з першим та другим входами блоку керування, а другі інформаційні входи з'єднані відповідно з першим та другим інформаційними виходами блоку керування, причому перший канал процесора містить два перемножувачі, шинний формувач, акумулятор та субтрактор, а наступні канали містять регістр зсуву, два перемножувачі, два акумулятори, шинний формувач та субтрактор, в першому каналі обидва входи першого перемножувача з'єднані з інформаційним входом корелятора, адресний вхід шинного формувача з'єднаний з адресним виходом блоку керування, а вихід з'єднаний з інформаційним входом другого акумулятора, вхід скидання якого з'єднаний з виходом скидання блоку керування, а вихід з'єднаний з одним з інформаційних входів др угого перемножувача, інший інформаційний вхід якого з'єднаний з інформаційним виходом блоку керування для нульового зсуву, а вихід з першим інформаційним входом субтрактора, другий інформаційний вхід якого з'єднаний з інформаційним виходом блоку керування для квадрату середнього значення, а вихід є ви ходом корелятора для нульового зсуву, в кожному наступному каналі вихід регістру зсуву з'єднаний з одним з входів першого перемножувача, інший вхід якого з'єднаний з інформаційним входом корелятора, вихід з'єднаний з інформаційним входом першого акумулятора, вихід якого з'єднаний з другим входом шинного формувача, адресний вхід шинного формувача з'єднаний з адресним виходом блоку керування, а вихід з'єднаний з інформаційним входом акумулятора, вхід скидання якого з'єднаний з виходом скидання блоку керування, а вихід з'єднаний з одним з інформаційних входів другого перемножувача, інший інформаційний вхід якого з'єднаний з інформаційним виходом блоку керування для відповідного зсуву, а ви хід з першим інформаційним входом субтрактора, другий інформаційний вхід якого з'єднаний з інформаційним виходом блоку керування для квадрату середнього значення, а вихід є виходом корелятора для відповідного зсуву, при цьому інформаційний вхід регістру зсуву в другому каналі з'єднаний з інформаційним входом корелятора, а вхід регістру зсуву кожного наступного каналу з'єднаний з виходом регістру зсуву в попередньому каналі. Крім цього він містить два шинні формувачі, два акумулятори та по акумулятору в кожному каналі процесора. Вхід першого шинного формувача з'єднаний з виходом першого перемножувача в першому каналі процесора, а вхід другого - з інформаційним входом корелятора. Перші виходи шинних формувачів з'єднані з інформаційними входами перших акумуляторів. Другі виходи шинних формувачів з'єднані з інформаційними входами других акумуляторів. Виходи перших акумуляторів з'єднані з першими інформаційними входами відповідних субтракторів. Адресні входи шинних формувачів з'єднані з відповідним виходом блоку керування. Входи скидання акумуляторів з'єднані з відповідними виходами блоку. В каналах процесора вхід перший акумулятора з'єднаний з виходом першого перемножувача, а його вихід - з першим інформаційним входом шинного 2 30216 формувача (в першому каналі він, також, з'єднаний з другим інформаційним входом шинного формувача). Вхід скидання першого акумулятора з'єднаний з відповідним виходом блоку керування. Відомий адаптивний корелятор працює за алгоритмом який визначає ділянку локальної стаціонарності як суму чергових, рівних за довжиною елементарних стаціонарних інтервалів випадкового сигналу. Цей алгоритм в своїй основі не допускає нестаціонарності в середині елементарного інтервалу. Якщо ж нестаціонарність з'являється в середині елементарного інтервалу, то втрата статистичного матеріалу може досягати Nел-1, де Nел - довжина елементарного інтервалу, що призводить до низької точності аналізу, який проводиться корелятором. В основу винаходу поставлене завдання створення такого адаптивного корелятора, в якому введення нових блоків та зв'язків дозволить підвищити точність визначення виходу процесу за межі стаціонарності, і, відповідно підвищити точність аналізу, що проводиться пристроєм. Поставлене завдання вирішується тим, що в адаптивний корелятор, який містить два акумулятори, два субтрактори,два компаратори, блок керування та Р-канальний процесор, причому ви ходи акумуляторів з'єднані з другими інформаційними входами відповідних субтракторів, виходи яких з'єднані з першими інформаційними входами відповідних компараторів, виходи яких з'єднані відповідно з першим та другим входами блоку керування, а другі інформаційні входи з'єднані з відповідно з першим та другим інформаційними виходами блоку керування, причому перший канал процесора містить два перемножувачі, шинний формувач, акумулятор та субтрактор, а наступні канали містять регістр зсуву, два перемножувачі, два акумулятори, шинний формувач та субтрактор, в першому каналі обидва входи першого перемножувача з'єднані з інформаційним входом корелятора, адресний вхід шинного формувача з'єднаний з адресним виходом блоку керування, а вихід з'єднаний з інформаційним входом акумулятора, вхід скидання якого з'єднаний з виходом скидання блоку керування, а вихід з'єднаний з одним з інформаційних входів другого перемножувача, інший інформаційний вхід якого з'єднаний з інформаційним виходом блоку керування для нульового зсуву, а ви хід з першим інформаційним входом субтракора, другий інформаційний вхід якого з'єднаний з інформаційним виходом блоку керування для квадрату середнього значення, а вихід є виходом корелятора для нульового зсуву, в кожному наступному каналі вихід регістру зсуву з'єднаний з одним з входів першого перемножувача, інший вхід якого з'єднаний з інформаційним входом корелятора, вихід з'єднаний з інформаційним входом першого акумулятора, вихід якого з'єднаний з другим входом шинного формувача, адресний вхід шинного формувача з'єднаний з адресним виходом блоку керування, а вихід з'єднаний з інформаційним входом акумулятора, вхід скидання якого з'єднаний з виходом скидання блоку керування, а вихід з'єднаний з одним з інформаційних входів другого перемножувача, інший інформаційний вхід якого з'єднаний з інформаційним виходом блоку керування для відповідного зсуву, а вихід з пер шим інформаційним входом субтрактора, другий інформаційний вхід якого з'єднаний з інформаційним виходом блоку керування для квадрату середнього значення, а вихід є виходом корелятора для відповідного зсуву, при цьому інформаційний вхід регістр у зсуву в другому каналі з'єднаний з інформаційним входом корелятора, а вхід регістру зсуву кожного наступного каналу з'єднаний з виходом регістру зсуву в попередньому каналі, згідно з винаходом, введені два регістри та два регістри зсуву, при цьому інформаційний вхід першого регістру зсуву з'єднаний з виходом першого перемножувача в першому каналі процесора, а вихід з'єднаний з другим інформаційним входом першого акумулятора, перший інформаційний вхід якого з'єднаний з виходом першого перемножувача в першому каналі процесора, інформаційний вхід другого регістр у зсуву з'єднаний з інформаційним входом корелятора, а вихід з другим інформаційним входом другого акумулятора, перший інформаційний вхід якого з'єднаний з інформаційним входом корелятора, виходи обох акумуляторів з'єднані з інформаційними входами відповідних регістрів, виходи яких з'єднані з першими входами відповідних субтракторів, тактові входи регістрів зсуву, акумуляторів, субтракторів, компараторів, блоку керування з'єднані з тактовим входом корелятора, а тактові входи регістрів з'єднані з тактовим виходом блоку керування, виходи скидання регістрів зсуву, акумуляторів, регістрів, блоку керування з'єднані з входом скидання корелятора, інформаційний вхід блоку керування з'єднаний з інформаційним входом корелятора, в першому каналі процесора другий вхід шинного формувача з'єднаний з третім виходом блоку керування, в усіх каналах вихід першого перемножувача з'єднаний з першим входом шинного формувача, тактові входи всіх регістрів зсуву, всі х перемножувачів, всіх акумуляторів процесора з'єднані з тактовим входом корелятора, тактові входи субтракторів процесора з'єднані з тактовим виходом блоку керування, виходи скидання регістрів зсуву та перших акумуляторів з'єднані з входом скидання корелятора. Введення нових блоків та зв'язків дозволить організувати роботу корелятора за алгоритмом ковзного вікна, що пересувається на один відлік, а перевірка умов стаціонарності проводиться з надходженням кожного нового відліку. За цим алгоритмом ділянка локальної стаціонарності визначається як сума першого елементарного інтервалу, який рівний величині вікна, та чергових відліків, що не порушують умов стаціонарності. Тому втрата статистичного матеріалу відсутня, що забезпечує максимальну точність роботи корелятора. Блок керування може складатись з трьох елементів АБО, дво х лічильників, суматора, елемента пам'яті, компаратора, подільника, RS тригера, D тригера, елемента І, тактового генератора, перемножувача та Р субтракторів, при цьому входи першого елемента АБО з'єднані відповідно з першим та другим входами блоку керування, вихід з'єднаний з одним з входів елемента І, інший вхід якого з'єднаний з прямим виходом RS тригера, а вихід з одним з входів другого елемента АБО, інший вхід якого з'єднаний з входом скидання блоку керування, а вихід з'єднаний з тактовим виходом 3 30216 блоку керування, входами скидання першого лічильника та акумулятора, входом запуску тактового генератора та D входом D тригера, вихід якого з'єднаний з одним з входів третього елементу АБО, інший вхід якого з'єднаний з входом скидання блоку керування, а вихід є виходом скидання блоку керування, тактовий вхід D тригера з'єднаний з виходом тактового генератора і лічильним входом другого лічильника, інформаційний вихід якого є адресним виходом блоку керування, а вихід закінчення циклу з'єднаний з входом встановлення цього лічильника в початковий стан та входом зупинки тактового генератора, вихід першого лічильника з'єднаний з першими інформаційними входами подільника, субтракторів та другим інформаційним входом компаратора, перший інформаційний вхід якого з'єднаний з виходом елемента пам'яті для величини вікна, а вихід з'єднаний з S входом RS тригера, інформаційний вхід блоку керування з'єднаний з інформаційним входом акумулятора, вихід якого з'єднаний з другим інформаційним входом подільника, вихід якого з'єднаний з обома інформаційними входами перемножувача, ви хід якого є виходом блоку керування для квадрату середнього значення, другі виходи субтракторів з'єднані з виходами елементами пам'яті для відповідного зсуву, а виходи субтракторів є виходами блоку керування для відповідних зсувів, перший та другий виходи блоку керування з'єднані з відповідними виходами елемента пам'яті для взірцевої величини, лічильний вхід першого лічильника, тактові входи акумулятора, подільника, перемножувача, субтракторів та компаратора з'єднані з тактовим входом блоку керування, R вхід RS тригеру з'єднаний з входом скидання блоку керування, третій вихід блоку керування з'єднаний з виходом елемента пам'яті для значення нуля. Таке виконання блоку керування та введення нових зв'язків блоку керування з інформаційним, тактовим входами та входом скидання корелятора, дозволить підвищити точність аналізу за рахунок реалізації керування корелятором у відповідності з алгоритмом ковзного вікна. На фіг. 1 приведена структурна схема адаптивного корелятора, на фіг. 2 - стр уктурна схема блоку керування, де 1 та 2 - перший та другий регістри зсуву відповідно, 3 - перший регістр, 4 - перший акумулятор, 5 - др угий регістр, 6 - др угий акумулятор, 7 та 8 - перший та другий субтрактори відповідно, 9 та 10 - перший та другий компаратори відповідно, 11 - блок керування, 12.1-12.Р – перші перемножувачі 1-го - Р-го каналів процесора відповідно, 13.1-13.Р - шинні формувачі 1-го - Р-го каналів процесора відповідно, 14.1 - акумулятор 1-го каналу процесора, 14.2-14.Р - другі акумулятори 2-го - Р-го каналів процесора відповідно, 15.1-15.Р другі перемножувачі 1-го - Р-го каналів процесора відповідно, 16.1-16.Р - субтрактори 1-го - Р-го каналів процесора відповідно, 17.2-17.Р - регістри зсуву 2-го - Р-го каналів процесора відповідно, 18.2-18.Р - перші акумулятори 2-го - Р-го каналів процесора відповідно, 19 - перший елемент АБО, 20 - лічильник, 21 -акумулятор, 22 - компаратор, 23 - елемент пам'яті, 24 - подільник, 25 - RS тригер, 26 - елемент І, 27 - другий елемент АБО, 28 - тактовий генератор, 29.1-29.Р 1-ий - Р-ий субтрактори відповідно, 30 - перемножувач, 31 – кіль цевий лічильник, 32 - D тригер, 33 - третій елемент АБО, 34 - перший вхід блоку керування, 35 – перший вихід блоку керування, 36 - тактовий вихід блоку керування, 37 - другий вхід блоку керування, 38 - другий вихід блоку керування, 39 - вхід скидання блоку керування, 40 - тактовий вхід блоку керування, 41 - інформаційний вхід блоку керування, 42 - третій вихід блоку керування, 43 – адресний вихід блоку керування, 44 - вихід скидання блоку керування, 45.1-45.Р - 1-ий - Р-ий інформаційні виходи блоку керування відповідно, 46 - інформаційний вихід блоку керування для середнього значення, 47 - інформаційний вхід адаптивного корелятора, 48 - вхід скидання адаптивного корелятора, 49 - тактовий вхід адаптивного корелятора, 50.1-50.Р - 1-ий - Р-ий інформаційні виходи адаптивного корелятора відповідно. Адаптивний корелятор містить перший 1 та другий 2 регістри зсуву, перший 3 та другий 5 регістри, перший 4 та другий 6 акумулятори (суматори, що накопичують), перший 7 та другий 8 субтрактори, перший 9 та другий 10 компаратори, блок керування 11 та Р-канальний процесор, перший канал якого містить: перший 12.1 перемножувач, шинний формувач 13.1, акумулятор 14.1, другий перемножувач 15.1 та субтрактор 16.1. Другий та решта каналів містять: перші 12.2-12.Р перемножувачі, шинні формувачі 13.2-13.Р, другі 14.214.Р акумулятори, другі 15.2-15.Р перемножувачі, субтрактори 16.2-16.Р, регістри зсуву 17.2-17.Р, перші 18.2-18.Р акумулятори. Блок керування 11 містить: перший 19 елемент АБО, лічильник 20, акумулятор 21, компаратор 22, елемент пам'яті 23, подільник 24, RS тригер 25, елемент І 26, другий 27 елемент АБО, тактовий генератор 28, субтрактори 29.1-29.Р, перемножувач 30, кільцевий лічильник 31, D тригер 32, третій 33 елемент АБО, перший 34 та другий 37 входи блоку керування 11, перший 35 та другий 38 виходи блоку керування 11, тактовий 36 вихід блоку керування 11, вхід скидання 39 блоку керування 11, тактовий 40 вхід блоку керування 11, інформаційний 41 вхід блоку керування 11, третій вихід 42 вхід блоку керування 11, адресний 43 вихід блоку керування 11, вихід 44 скидання блоку керування 11, інформаційні виходи 45.1-45.Р блоку керування 11, інформаційний 46 вихід блоку керування 11 для середнього значення. Крім цього, корелятор містить: інформаційний 47, скидання 48, тактовий 49 входи та інформаційні 50.1-50.Р виходи. Інформаційний вхід першого 1 регістру зсуву з'єднаний з виходом першого 12.1 перемножувача першого каналу процесора, а вихід цього регістру з'єднаний з входом віднімання першого 4 акумулятора. Вхід додавання цього акумулятора з'єднаний з виходом першого 12.1 перемножувача першого каналу процесора, а вихід - з інформаційним входом першого 3 регістра та другим входом першого 7 субтрактора. Перший інформаційний вхід першого 7 субтрактора з'єднаний з виходом першого 3 регістра. Вихід першого 7 субтрактора з'єднаний з першим входом першого 9 компаратора, другий вхід якого з'єднаний з першим 35 виходом блоку керування 11, вихід - з першим 34 входом блоку керування. Інформаційний вхід другого 2 регістру зсуву з'єднаний з інформаційним 47 входом корелятора, а вихід - з входом віднімання другого 6 акумулято 4 30216 ра, вхід додавання якого з'єднаний. з інформаційним 47 входом корелятора. Вихід цього акумулятора з'єднаний з інформаційним входом другого 3 регістру та др угим входом другого 8 субтрактора. Вихід другого 3 регістру з'єднаний з першим інформаційним входом другого 8 субтрактора, вихід якого з'єднаний з першим входом другого 10 компаратора. Другий вхід цього компаратора з'єднаний з другим 38 виходом блоку керування 11, а вихід - з другим 37 входом блоку керування 11. Інформаційний 41 вхід блоку керування 11 з'єднаний з інформаційним 47 входом корелятора. В першому каналі процесора обидва інформаційні входи першого 12.1 перемножувача з'єднаний з інформаційним 47 входом корелятора, а вихід цього перемножувача - першим інформаційним входом шинного формувача 13.1, другий вхід якого з'єднаний з третім виходом 42 блоку керування 11. В другому та решті каналів процесора другі інформаційні входи перших 12.2-12.Р перемножувачів з'єднані з інформаційним 47 входом корелятора, їхні перші входи - з'єднані з виходами відповідних регістрів зсуву 17.2-17.Р. Виходи цих перемножувачів з'єднані з інформаційними входами відповідних перших акумуляторів 18.2-18.Р та з першими входами відповідних шинних формувачів 13.213.Р. Другі інформаційні входи шинних формувачів 13.2-13.Р з'єднані з виходами відповідних перших акумуляторів 18.2-18.Р. В другому каналі процесора інформаційний вхід регістра зсуву 17.2 з'єднаний з інформаційним 46 входом корелятора. В решті каналів процесора інформаційні входи регістрів зсуву 17.3-17.Р з'єднані з виходами такого ж регістру в попередньому каналі. В першому каналі процесора вихід шинного формувача 13.1 з'єднаний з інформаційним входом акумулятора 14.1, а в решті каналів виходи шинних формувачів 13.213.Р з'єднані з інформаційними входами відповідних други х 14.2-14.Р акумуляторів. В першому каналі процесора вихід акумулятора 14.1 з'єднаний з першим інформаційним другого 15.1 перемножувача. В решті каналів - виходи других акумуляторів 14.2-14.Р з'єднані з першими інформаційними входами відповідних других 15.2-15.Р перемножувачів. Виходи скидання акумулятора 14.1 в першому каналі та других 14.2-14.Р акумуляторів в решті каналів з'єднані з виходом 43 скидання блоку керування 11. У всіх каналах процесора адресні входи шинних формувачів 13.1-13.Р з'єднані з адресним 43 виходом блоку керування 11. Другі входи други х 15.1-15.2 перемножувачів з'єднані з відповідними інформаційними 45.1-45.Р виходами блоку керування 11, виходи цих перемножувачів з'єднані з першими інформаційними входами відповідних субтракторів 16.1-16.Р. Другі ін формаційні входи ци х субтракторів з'єднані з інформаційним 46 виходом для середнього значення блоку керування 11. Виходи субтракторів 16.1-16.Р з'єднані з відповідними 50.1-50.Р виходами корелятора. Тактовий 36 вихід блоку керування 11 з'єднаний з тактовими входами першого 3, другого 5 регістрів та субтракторів 16.1-16.Р в каналах процесора. Вихід скидання 48 корелятора з'єднаний з входами скидання першого 1 та другого 2 регістрів зсуву, першого 3 та другого 5 регістрів, першого 4 та другого 6 акумуляторів, входу 39 скидання блоку керування 11, входами скидання регістрів 17.2 17.Р та перших 18.2-18.Р акумуляторів в каналах процесора. Тактовий 49 вхід корелятора з'єднаний з тактовими входами першого 1 та другого 2 регістрів зсуву, першого 4 та другого 6 акумуляторів, першого 7 та другого 8 субтракторів, першого 9 та другого 10 компараторів, тактовим 40 входом блоку керування 11; в першому каналі процесора - з тактовими входами першого 12.1 та другого 15.1 перемножувачів, акумулятора 14.1; в решті каналів - з тактовими входами регістрів зсуву 17.2-17.Р, перших 12.2-12.Р та други х 15.2-15.Р перемножувачів, перших 18.2-18.Р та други х 14.2-14.Р акумуляторів. Перший 34 та другий 37 входи блоку керування 11 з'єднані, відповідно, з першим та другим входами першого 19 елементу АБО, ви хід якого з'єднаний з другим входом елементу І 26. Перший вхід елементу І 26 з'єднаний з прямим виходом RS тригера 25, а вихід - з першим входом другого 27 елементу АБО, та тактовим 36 виходом блоку керування 11. Вихід другого 27 елементу АБО з'єднаний з входом запуску тактового генератора 28, D входом D тригера 32 та входами скидання лічильника 20 і акумулятора 21. Вихід тактового генератора 28 з'єднаний з лічильним входом кільцевого лічильника 31 та тактовим входом D тригера 32. Інформаційний вихід кільцевого лічильника 31 з'єднаний з адресним 43 виходом блоку керування 11, а вихід закінчення циклу - з входом встановлення цього лічильника в початковий стан та входом зупинки тактового генератора 28. Вихід D тригера 32 з'єднаний з першим входом третього 33 елементу АБО, а вихід цього елементу АБО - з виходом 44 скидання блоку керування 11. Тактовий вхід блоку керування 11 з'єднаний з лічильним входом лічильника 20, вихід якого з'єднаний з другим входом компаратора 22, подільника 24, першими входами субтракторів 29.1-29.Р. Перший вхід компаратора 22 з'єднаний з першим виходом елементу пам'яті 23, а вихід - з S входом RS тригера 25. Другий третій та четвертий виходи елементу пам'яті 23 з'єднані з першим 35 та другим 38 входами і третім 42 виходом блоку керування 11. Другі входи субтракторів 29.1-29.Р з'єднані з відповідними виходами елементу пам'яті 23, а виходи цих субтракторів - відповідними інформаційними 45.1-45.Р виходами блоку керування 11. Інформаційний вхід акумулятора 21 з'єднаний з інформаційним входом блоку керування 11, вихід цього акумулятора - з другим входом подільника 24. Вихід подільника 24 з'єднаний з двома інформаційними входами перемножувача 30. Вихід цього подільника з'єднаний з інформаційним 46 виходом для середнього значення блоку керування 11. Вихід 39 скидання блоку керування з'єднаний з R входом RS тригера 25, першим входом другого 27 елементу АБО та др угим входом третього 33 елементу АБО. Тактовий 40 вхід блоку керування 11 з'єднаний з тактовими входами акумулятора 21, компаратора 22, подільника 24, субтракторів 29.129.Р та перемножувача 30. Адаптивний корелятор працює, наступним чином. В момент появи сигналу починається його обробка на першому елементарному інтервалі Nел.1=Nвік , де Nвік - величина вікна, яки стає довірчим інтервалом N¶.1 для першої локально-ста 5 30216 ціонарної ділянки. Сумування з накопиченням å N вік -1 2 xr r= 1 та å N вік -1 xr r=1 допустимими значеннями в першому 9 та другому 10 компараторах і результати подаються, відповідно, на перший 34 та другий 37 входи блоку керування 11, який приймає рішення про стаціонарність процесу. Якщо рішення позитивне то описана вище процедура повторюється знову. Якщо прийняте рішення про вихід процесу за межі стаціонарності то на тактовому ви ході 36 блоку керування 11 з'являється тактовий сигнал і вміст першого 4 та другого б акумуляторів переписується в перший 3 та другий 5 регістри, відповідно. Таким чином, ділянка реалізації, яка перекривається в даний момент вікном, стає новим довірчим інтервалом. Цей же сигнал є командою до здійснення віднімання в субтракторах 16.1-16.Р і на інформаційних 50.1-50.Р виходах корелятора з'являться значення кореляційної функції для відповідних часових зсувів: 1 ˆ K xx (m) = åk +Nвік -1- m xr x r + m - (x A )2 , NA - m r =1 де: NA=k+Nвік -1 - інтервал аналізу. Одночасно шинні формувачі 13.1-13.Р переводяться в третій стан, а акумулятори 14.1-14.Р очищаються. Після цього в акумулятори 14.2-14.Р через шинні формувачі 13.2-13.Р переписуються значення накопичені в акумуляторах 18.2-18.Р, забезпечуючи, таким чином переривання попередньої та початок наступної ділянки локальної стаціонарності. В першому каналі (m=0) відсутня затримка тому на другий вхід шинного формувача 13.1 подається логічний нуль. Після цього шинні формувачі 13.1-13.Р повертається в вихідне положення, тобто його перший вхід з'єднаний з його виходом. Надалі робота корелятора не відрізняється від описаної для першої локально-стаціонарної ділянки. Для переривання обробки однієї реалізації та початку обробки іншої в кореляторі передбачений вхід скидання 49, який з'єднаний з входами скидання відповідних елементів. Блок керування працює наступним чином. Лічильник 20 рахує кількість відліків стаціонарної ділянки. В акумуляторі 21 обчислюється сума всіх відліків стаціонарної ділянки. В подільнику 24 визначається середнє значення сигналу на інтервалі аналізу, а перемножувачі 30 визначається його квадрат. Значення на виході 46 для середнього значення блоку керування 11 коректуються з надходженням кожного наступного відліку. Значення кількості відліків на інтервалі аналізу поступає на входи субтракторів 29.1-29.Р де від них віднімається величина відповідного часового зсуву, яка зберігається в елементі пам'яті 23. Корекція обрахунку проводиться з надходженням кожного нового відліку. В елементі пам'яті 23, також, зберігаються значення допустимих відхилень середнього значення та дисперсії сигналу і величина вікна. Якщо відхилення середнього та/чи дисперсії виходять за допустимі межі це свідчить про вихід сигналу за межі стаціонарності. Ознакою цього є високий рівень на виходах першого 9 та другого 10 компараторів, які з'єднані з входами елементу АБО 19, тому високий рівень його на виході свідчить про закінчення локально-стаціонарної ділянки. Однак, при формування першого довірчого інтервалу, коли регістри перший 3 та другий 5 очищені, результат аналізу на стаціонарність є хибним. Тому вихід елемента АБО 19 з'єднаний з од , де: хr - сигналу, здійсню ється в першому 4 та другому 6 акумуляторах, відповідно. Одночасно починається робота процесора, в кожному з Р каналів якого вираховується оцінка кореляційної функції для відповідного часового зсуву m, який забезпечується за допомогою регістрів зсуву 17.2-17.Р. Добуток хrxr-m формується в перших 12.1-12.Р перемножувачах і накопичується в акумуляторах 14.1-14.Р. Паралельно сума å N=вік -m x r x r + m накопичується в акумуляторах r 1 18.2-18.Р. Останні працюючи за принципом кільцевого стеку на відміну від акумуляторів 14.1-14.Р постійно містять Nвік +k-m останніх добутків, де: k - кількість відліків на яку зсунулось вікно, які необхідні для корекції результатів обчислень при появі кожної нестаціонарної ділянки. На протязі формування першого довірчого інтервалу на входи віднімання першого 4 та другого 6 акумуляторів поступають нулі, оскільки, час зсуву першого 1 та другого 2 регістрів рівний елементарному інтервалу. При закінченні формування першого довірчого інтервалу блок керування 11 генерує тактовий сигнал і сума відліків, яка накопичена в першому 4 та другому 6 акум уляторах переписується в перший 3 та другий 5 регістри і зберігається там до закінчення стаціонарної ділянки. При кожному тактовому імпульсі, що надходить на вхід 49 корелятора, в други х 15.1-15.Р перемножувачах визначається добуток значення, що накопичене в акумуляторах 1 14.1-14.Р та коефіцієнту . А на ви хоNв ік + k - m ді 46 для середнього значення блоку керування 11 встановлюється коректований коефіцієнт х 2 , х А А середнє значення сигналу на інтервалі аналізу, який використовується лише в момент закінчення стаціонарної ділянки. Наступний за довірчим інтервалом відлік та його квадрат додаються до вмісту другого 6 та першого 4 акумуляторів, а перший відлік та його квадрат, які затримані у др угому 2 та першому 1 регістрах зсуву, відповідно, віднімаються від вмісту цих акумуляторів. Тобто, сум ування з накопиченням в першому 4 та другому 6 акумуляторах можна записати у наступному вигляді: åk +kNвік -1 x2 r = r +N та å k= k вік -1 x r , відповідно. Вміст цих r акумуляторів подається на входи відповідних першого 7 та другого 8 субтракторів в яких він віднімається від вмісту регістрів 3 та 5 відповідно. Тобто, 1 1 k + N -1 N -1 m k - m ¶ .1 = å r = k вік x r - N å r = вік x r º 1 Nв ік в ік N º å k=+k вік - 1 x r - å N= вік - 1 x r r r 1 та Dk - D¶ .1 = 1 2 N в ік ( )2 º åk=+kN r - x ¶ .1 åk=+kNвік-1 xr2 - (x k ) r вік-1 1 N в ік åN=вік-1x2 r r 1 2 N -1 2 xr - år =вік xr 1 де m k, m ¶.1, D k, D¶.1 - середнє значення сигналу та його дисперсія, відповідно на текучому та довірчому інтервалах. Отримані різниці порівнюються з 6 30216 ним з входів елементу І 26, інший вхід якого з'єднаний з прямим виходом RS тригера 25. Перед початком роботи сигналом загального скидання на виході тригера 25 встановлюється "0" і елемент І 26 заблокований. В компараторі 22 порівнюється величина вікна з кількістю відліків сигналу, які надійшли на вхід корелятора. Якщо ця кількість рівна чи більша величини вікна то на прямому виході тригера 25 встановлюється "1" і елемент І 26 розблокований. Якщо перший довірчий інтервал сформовано і з'явиться високий рівень, що свідчить про закінчення стаціонарної ділянки він запустить тактовий 28 генератор, який генерує тактову послідовність з такою частотою, що дозволить провести всі необхідні комутації за один період дискретизації оброблюваного сигналу. Сигнал кінця стаціонарної ділянки, затриманий в тригері 32 очистить акумулятори 14.1-14.Р. Одночасно тактова послідовність поступає на вхід кільцевого лічильника 31. Цей лічильник генерує послідовність адрес, які керують шинними формувачами 13.1-13.Р таким чином, що спочатку вони переходять в третій стан (на час очищення акумуляторів 14.1-14.Р), а потім з'єднує др угі входи шинних формувачів 13.1-13.Р з їхніми виходами (на час переписування вмісту акумуляторів 18.2-18.Р в 14.2-14.Р). Ця адреса є останньою в циклі і сигнал закінчення циклу зупиняє тактовий генератор 28 та встановлює лічильник 30 у ви хідний стан (перші входи шинних формувачів 13.1-13.Р з'єднані з їхніми виходами). Сигнал кінця стаціонарної ділянки очищає лічильник 20 та акумулятор 21. Але елемент І 26 залишається розблокованим, оскільки тригер 25 знаходиться в одиничному стані. Другий 27 та третій 33 елементи АБО передбаченні для очищення відповідних елементів сигналом загального скидання. Фіг. 1 7 30216 Фіг. 2 8 30216 __________________________________________________________ ДП "Український інститут промислової власності" (Укрпатент) Україна, 01133, Київ-133, бульв. Лесі Українки, 26 (044) 295-81-42, 295-61-97 __________________________________________________________ Підписано до друку ________ 2002 р. Формат 60х84 1/8. Обсяг ______ обл.-вид. арк. Тираж 35 прим. Зам._______ ____________________________________________________________ УкрІНТЕІ, 03680, Київ-39 МСП, вул. Горького, 180. (044) 268-25-22 ___________________________________________________________ 9