Пристрій для локалізації пакетів помилок в (n,к) – кодах боуза-чоудхурі-хоквінгема

1 Пристрій для локалізації пакетів помилок в (п, к)-кодах Боуза-Чоудхурі-Хоквшгема, який містить перетворювач кодів і блок синхронізації, вихід якого з'єднаний з входом синхронізації перетворювача кодів, перший інформаційний вхід, вхід керування і вхід початкового установлення якого приєднані ВІДПОВІДНО до інформаційного входу пристрою, до входу вибору режиму роботи і до входу початкового установлення пристрою, який відрізняється тим, що в нього введені блок формування вхідного вектора помилки і блок визначення параметрів пакетів помилок, перша і друга m-розрядні або 2т-розрядні групи інформаційних виходів якого приєднані ВІДПОВІДНО ДО першої і до другої групи інформаційних виходів пристрою, причому т = [ і о д 2 п ] д е [ ] означає округлювання до цілого в більший бік, вхід керування пристрою з'єднаний з першим входом керування блока синхронізації, вихід якого з'єднаний також з входом синхронізації блока формування вхідного вектора помилки, перший інформаційний вихід якого з'єднаний з інформаційним входом блока визначення параметрів пакетів помилок, інформаційний вихід якого приєднаний до першого інформаційного виходу пристрою і до другого входу керування блока синхронізації, третій вхід керування якого приєднаний до інформаційного виходу перетворювача кодів і до другого інформаційного виходу пристрою, вхід початкового установлення якого з'єднаний також з входом початкового установлення блока визначення параметрів пакетів помилок, з входом початкового установлення блока синхронізації та з першим входом початкового установлення блока формування вхідного вектора помилки, другий вхід початкового установлення і другий інформаційний вихід якого з'єднані ВІДПОВІДНО з виходом керування блока визначення параметрів пакетів помилок і з другим інформаційним входом перетворювача кодів 2 Пристрій за п 1, який відрізняється тим, що перетворювач кодів містить перший RST-тригер, другий RST-тригер, елемент І-АБО, елемент І, елемент АБО, елемент НІ та лінійну послідовнісну схему, r-розрядна (r=n-k) група інформаційних виходів якої з'єднана з входами елемента АБО, вихід якого приєднаний до другого інформаційного виходу пристрою, вхід керування якого з'єднаний з Sвходом першого RST-тригера і входом елемента НІ, вихід якого з'єднаний з R-входом першого RSTтригера, прямий та інверсний виходи якого з'єднані ВІДПОВІДНО з першим та другим входами елемента І-АБО, вихід якого з'єднаний з інформаційним входом лінійної ПОСЛІДОВНІСНОІ схеми, вхід синхронізації якої з'єднаний з виходом елемента І, перший вхід якого з'єднаний з прямим виходом другого RST-тригера, R-вхід якого з'єднаний з входом початкового установлення лінійної ПОСЛІДОВНІСНОІ схеми і приєднаний до входу початкового установлення пристрою, інформаційний вхід якого з'єднаний з третім входом елемента І-АБО, четвертий вхід якого приєднаний до другого інформаційного входу перетворювача кодів, вхід синхронізації якого з'єднаний з другим входом елемента І та тактовим Т-входом другого RST-тригера, на S-вхід якого і на тактовий Т-вхід першого RST-тригера поданий потенціал логічного нуля 3 Пристрій за п 1, який відрізняється тим, що блок формування вхідного вектора помилки містить перший і другий RST-тригери, перший і другий елементи І, перші входи яких з'єднані з входом синхронізації блока формування вхідного вектора помилки, перший вхід початкового установлення якого з'єднаний з R-входом першого RST-тригера і з R-входом другого RST-тригера, прямий вихід якого з'єднаний з тактовим Т-входом першого RST-тригера, прямий вихід якого з'єднаний з другим входом другого елемента І, вихід якого з'єднаний з тактовим Т-входом другого RST-тригера, Sвхід якого з'єднаний з S-входом першого RSTтригера і з другим входом початкового установлення блока формування вхідного вектора помилки, перший інформаційний вихід якого з'єднаний з виходом першого елемента І, другий вхід якого з'єднаний з інверсним виходом першого RST О 00 о (О 46078 інформаційних входів якого з'єднана з першою групою інформаційних входів першого суматора і з групою інформаційних виходів першого лічильника, вхід додавання якого з'єднаний з інформаційним входом блока визначення параметрів пакетів помилок, вхід початкового установлення якого з'єднаний з входом початкового установлення першого лічильника та з входом початкового установлення другого лічильника, вихід переповнення якого з'єднаний з інформаційним виходом блока визначення параметрів пакетів помилок, вихід керування якого з'єднаний з виходом переповнення першого лічильника і з входом додавання другого лічильника, група інформаційних виходів якого з'єднана з другою групою інформаційних входів другого суматора, на другу групу інформаційних входів першого суматора подано число n, mрозрядна група інформаційних виходів першого лічильника і m-розрядна група інформаційних виходів першого суматора створюють першу 2 т розрядну групу інформаційних виходів блока визначення параметрів пакетів помилок, m-розрядна група інформаційних виходів другого лічильника і m-розрядна група інформаційних виходів другого 5 Пристрій за п 1, який відрізняється тим, що суматора створюють другу 2т-розрядну групу інблок визначення параметрів пакетів помилок місформаційних виходів блока визначення параметтить перший m-розрядний лічильник, другий т рів пакетів помилок розрядний лічильник, перший m-розрядний суматор, другий m-розрядний суматор, перша група тригера і з другим інформаційним виходом блока формування вхідного вектора помилки 4 Пристрій за п 1, який відрізняється тим, що блок визначення параметрів пакетів помилок містить перший m-розрядний лічильник, другий т розрядний лічильник, вихід переповнення якого з'єднаний з першим інформаційним виходом блока визначення параметрів пакетів помилок, вхід початкового установлення якого з'єднаний з входом початкового установлення другого лічильника та з входом початкового установлення першого лічильника, m-розрядна група інформаційних виходів якого з'єднана з першою т-розрядною групою інформаційних виходів блока визначення параметрів пакетів помилок, інформаційний вхід якого з'єднаний з входом додавання першого лічильника, вихід переповнення якого з'єднаний з виходом керування блока визначення параметрів пакетів помилок і з входом додавання другого лічильника, m-розрядна група інформаційних виходів якого з'єднана з другою т-розрядною групою інформаційних виходів блока визначення параметрів пакетів помилок Винахід відноситься до обчислювальної техніки і може бути використаний в системах обробки, збереження та передачі дискретних даних Відомий пристрій для виправлення двократних помилок в блоках передачі та збереження інформації, який містить вхідний регістр, перший і другий формувачі синдрому помилки, схему порівняння, регістр помилок, блок пам'яті помилок, блок корекції, групу інверторів з керуючим виходом, елемент АБО і тригер помилки корекції [див А С СССР № 1173417, кл G06F 11/08, бюл № ЗО 1985р] Недоліком цього пристрою є низька коректуюча здатність та великі апаратурні затрати Найбільш близьким до запропонованого є при стрій для знаходження пакетних помилок, який містить перетворювач кодів, блок синхронізації, блок формування типу помилки, блок порівняння, лічильник, обчислювач адреси пакета помилки, регістр і дешифратор, причому перший вхід перетворювача кодів є першим інформаційним входом пристрою, перші виходи перетворювача кодів з'єднані з першими входами блока порівняння, другі виходи перетворювача кодів з'єднані з першими входами обчислювача адреси пакета помилки, виходи якого є першими інформаційними виходами пристрою, перший вхід лічильника є входом початкового установлення пристрою, вихід лічильника - другим інформаційним виходом пристрою, перший і другий виходи блока синхронізації з'єднані ВІДПОВІДНО з другим входом лічильника і першим входом блока формування типу помилки, перший і другий виходи якого ВІДПОВІДНО з'єднані з другим входом блока порівняння і з першими входами блока синхронізації та регістра і з другими входами блока синхронізації та обчислювача адреси пакета помилки і є першим та другим керуючими виходами пристрою ВІДПОВІДНО, треті виходи перетворювача кодів з'єднані з другими входами блока формування типу помилки та регістра і з третіми входами блока порівняння, вихід якого з'єднаний з третіми входами блока формування типу помилки, четверті і п'яті ВХОДИ ЯКОГО під'єднані ВІДПОВІДНО до перших і других виходів перетворювача кодів, четверті виходи якого з'єднані з шостими входами блока формування типу помилки, виходи регістра з'єднані з третіми входами обчислювача адреси пакета помилки, четверті входи якого і входи дешифратора під'єднані до виходів лічильника, третій і четвертий виходи блока синхронізації з'єднані ВІДПОВІДНО з другим і третім входами перетворювача кодів, четвертий вхід якого є входом вибору режиму роботи пристрою, п'ятий вхід перетворювача кодів, сьомий вхід блока формування типу помилки і треті входи блока синхронізації і регістра даних об'єднані та під'єднані до входу початкового установлення пристрою, четвертий вхід блока синхронізації є входом синхронізації пристрою, п'ятий і другий виходи перетворювача кодів і вихід дешифратора є ВІДПОВІДНО третім та четвертим інформаційними виходами і третім керуючим виходом пристрою [див А С СССР № 1541607 кл G06P 11/08, бюл № 5 1990р] Недоліком цього пристрою є значна апаратурна складність та низька коректуюча здатність, яка 46078 полягає в тому, що виявляються лише 4-розрядні якого під'єднаний до інформаційного виходу перепакети помилок при великій довжині циклічного (п, творювача кодів і до другого інформаційного вихок)-коду (наприклад, п = 341, к = 325, г = 16) ду пристрою, вхід початкового установлення якого з'єднаний також з входом початкового установВ основу винаходу поставлена задача стволення блока визначення параметрів пакетів помирення пристрою для визначення довжини та почалок, з входом початкового установлення блока ткової позиції в заданому кодовому векторі одиносинхронізації та з першим входом початкового чних пакетів помилок за допомогою (п, к)-коду установлення блока формування вхідного вектора Боуза-Чоудхурі-Хоквшгема (БЧХ) помилки, другий вхід початкового установлення і Найкращим відомим циклічним кодом для лодругий інформаційний вихід якого з'єднані ВІДПОВІкалізації та виправлення одиночного пакета помиДНО з виходом керування блока визначення паралок є двійковий код Файра Породний багаточлен метрів пакетів помилок і з другим інформаційним цього коду с входом перетворювача кодів Р(х) = д(х)(х +1), На Фіг 1 представлена функціональна схема де д(х)- незвідний багаточлен степеня v, попристрою, на Фіг 2 - функціональна схема перев'язаного із степенем m (m = 2v -1), творювача кодів, на Фіг 3 - функціональна схема с - просте число, яке не ділиться на m без заблока формування вхідного вектора помилки, на лишку Для виправлення одиночного пакету помиФіг 4 - функціональна схема блока визначення лок довжиною z за допомогою коду Файра число параметрів пакетів помилок (приклад виконання перевірочних розрядів г повинно бути 1), на Фіг 5 - функціональна схема блока визнаr = c + z або r >=3z-1, чення параметрів пакетів помилок (приклад викоа довжина п коду дорівнює найменшому спінання 2), на Фіг 6 - функціональна схема можливої льному кратному (НСК) чисел с та т , тобто реалізації лінійної ПОСЛІДОВНІСНОІ схеми перетвоn=HCK(c,m), при цьому величина п буде не рювача кодів, на Фіг 7 - часова діаграма роботи меншою, ніж пристрою (2z-1)(2z-1) Пристрій для локалізації пакетів помилок в (п, Породний багаточлен двійкового коду БЧХ док)-кодах Боуза-Чоудхурі-Хоквшгема (Фіг1) містить вжиною п (п = 2 т -1), який виправляє z помилок, є перетворювач кодів 1, блок 2 формування вхідного НСК мінімальних багаточленів (простих незвідних вектора помилки, блок 3 визначення параметрів багаточленів) m l , , m2z-1, які належать покажчипакетів помилок, блок 4 синхронізації Вхід 5 інфокам n1, , n2z-1 рмаційний пристрою з'єднаний з першим інформаР(х) = HOK{mi(x)m3(x) m 2 x -i(x)} ційним входом перетворювача кодів 1 Вхід 6 виВикористовуючи (п, к)-код БЧХ згідно із запробору режиму роботи пристрою з'єднаний з входом понованим методом можна буде виявляти одинокерування перетворювача кодів 1 Вхід 7 початкочні пакети помилок максимальною довжиною z вого установлення пристрою з'єднаний з входом розрядів початкового установлення перетворювача кодів 1, Z = n-1 блока 3, блока 4 та з першим входом початкового установлення блока 2 Вхід 8 керування пристрою Таким чином знадобиться значно менша довз'єднаний з першим входом керування блока синжина коду з ВІДПОВІДНО меншими апаратурними хронізації 4 Перша і друга m-розрядні або 2 т затратами розрядні групи інформаційних виходів блока 3, т = Поставлена задача розв'язується за рахунок [Iog2n], де [ ] означає округлення до цілого в більтого, що в пристрій для локалізації пакетів помиший бік, і друга група інформаційних виходів блока лок в (п, к)-кодах Боуза-Чоудхурі-Хоквшгема, який З, т-розрядна для прикладу виконання 1 блока 3 і містить перетворювач кодів і блок синхронізації, 2т-розрядна для прикладу виконання 2 блока З, вихід якого з'єднаний з входом синхронізації перепід'єднані ВІДПОВІДНО до першої групи інформаційтворювача кодів, перший інформаційний вхід, вхід них виходів 9 пристрою і до другої групи інформакерування і вхід початкового установлення якого ційних виходів 10 пристрою Інформаційний вихід під'єднані ВІДПОВІДНО до інформаційного входу блока 3 з'єднаний з другим входом керування блопристрою, до входу вибору режиму роботи і до ка 4 і під'єднаний до першого інформаційний виховходу початкового установлення пристрою, введеду 11 пристрою Інформаційний вихід перетворюні блок формування вхідного вектора помилки і вача кодів 1 з'єднаний з третім входом керування блок визначення параметрів пакетів помилок, пеблока 4 і під'єднаний до другого інформаційного рша і друга m-розрядні або 2т-розрядні групи інвиходу 12 пристрою Вихід блока 4 з'єднаний з формаційних виходів якого, m=[log2n], де [ ] ознавходами синхронізації перетворювача кодів 1 і чає округлення до цілого в більший бік, під'єднані блока 2, перший інформаційний вихід якого з'єдВІДПОВІДНО до першої і до другої групи інформаційнаний з інформаційним входом блока 3, вихід кених виходів пристрою, причому вхід керування рування якого з'єднаний з другим входом початкопристрою з'єднаний з першим входом керування вого установлення блока 2, другий інформаційний блока синхронізації, вихід якого з'єднаний також з вихід якого з'єднаний з другим інформаційним входом синхронізації блока формування вхідного входом перетворювача кодів 1 вектора помилки, перший інформаційний вихід якого з'єднаний з інформаційним входом блока Перетворювач кодів 1 (Фіг 2) містить лінійну визначення параметрів пакетів помилок, інформапослідовнісну схему (ЛПС) 13, перший RST-тригер ційний вихід якого під'єднаний до першого інфор14, другий RST-тригер 15, елемент І-АБО 16, елемаційного виходу пристрою і до другого входу кемент І 17, елемент АБО 18, елемент НІ 19 Вхід рування блока синхронізації, третій вхід керування керування перетворювача кодів 1 під'єднаний до 8 46078 входу 6 пристрою і з'єднаний з S-входом першого Блок 3 визначення параметрів пакетів помилок RST-тригера 14 та з входом елемента НІ 19, вихід (приклад виконання 2 Фіг 5) містить перший т якого з'єднаний з R-входом першого RST-тригера розрядний лічильник ЗО, другий т-розрядний лічи14, прямий та інверсний виходи якого з'єднані ВІДльник 31, перший паралельний двійковий т ПОВІДНО з першим та другим входами елемента Iрозрядний суматор 34, другий паралельний двійАБО 16 Перший інформаційний вхід перетворюковий m-розрядний суматор 35 Вхід початкового вача кодів 1 під'єднаний до входу 5 пристрою і установлення блока 3 під'єднаний до входу 7 приз'єднаний з третім входом елемента І-АБО 16 строю і з'єднаний з входами початкового установДругий інформаційний вхід 20 перетворювача колення ЛІЧИЛЬНИКІВ ЗО і 31 Вхід 32 інформаційний дів 1 з'єднаний з четвертим входом елемента Iблока 3 з'єднаний з входом додавання лічильника АБО 16 Вхід початкового установлення перетвоЗО, група інформаційних виходів якого з'єднана з рювача кодів 1 під'єднаний до входу 7 пристрою і першими групами інформаційних виходів суматора з'єднаний з входом початкового установлення 34 та суматора 35 Група інформаційних виходів ЛПС 13 і з R-входом другого RST-тригера 15 Вхід лічильника 31 з'єднана з другою групою інформа21 синхронізації перетворювача кодів 1 з'єднаний ційних входів суматора 35 Вихід переповнення з другим входом елемента І 17 і з тактовим Тлічильника 31 під'єднаний до виходу 11 пристрою входом другого RST-тригера 15, прямий вихід якоВихід переповнення лічильника ЗО з'єднаний з го з'єднаний з першим входом елемента І 17, вихід входом додавання лічильника 31 і з виходом керуякого з'єднаний з входом синхронізації ЛПС 13 вання 33 блока 3 На другу групу інформаційних Вихід елемента І-АБО 16 з'єднаний з інформаційвходів суматора 34 подано число п, т-розрядна ним входом ЛПС 13, r-розрядна (г = п - к) група група інформаційних виходів лічильника ЗО і т інформаційних виходів якої з'єднана з входами розрядна група інформаційних виходів суматора елемента АБО 18, вихід якого під'єднаний до дру34 створюють першу 2т-розрядну групу інформагого інформаційного виходу 12 пристрою На такційних виходів блока 3, яка під'єднана до групи товий Т-вхід першого RST-тригера 14 і на S-вхід інформаційних виходів 9 пристрою, т-розрядна другого RST-тригера 15 поданий потенціал логічгрупа інформаційних виходів лічильника 31 і т ного нуля розрядна група інформаційних виходів суматора Блок 2 формування вхідного вектора помилки 35 створюють другу 2т-розрядну групу інформа(Фіг 3) містить перший RST-тригер 22, другий RSTційних виходів блока 3, яка під'єднана до групи тригер 23, перший елемент І 24, другий елемент І інформаційних виходів 10 пристрою 25 Перший вхід початкового установлення блока ЛПС 13 (варіант реалізації при г = 8) перетво2 під'єднаний до входу 7 пристрою і з'єднаний Rрювача кодів 1 (Фіг 6) містить суматор 36 по модувходами першого RST-тригера 22 і другого RSTлю два, D-тригери 37-44, входи синхронізації яких тригера 23 Другий вхід початкового установлення з'єднані з тактовим входом 46 синхронізації перетворювача кодів 1, інформаційний вхід 45 якого 26 блока 2 з'єднаний з S-входами першого RSTз'єднаний з першим входом суматора 36, вихід тригера 22 і другого RST-тригера 23 Вхід 27 синякого з'єднаний з D-входом D-тригера 37 Виходи хронізації блока 2 з'єднаний з першими входами всіх D-тригерів 37-44 створюють 8-розрядну групу першого елемента І 24 і другого елемента І 25, інформаційних виходів 47 перетворювача кодів 1, вихід якого з'єднаний з тактовим Т-входом другого причому прямий вихід (і-1)-го D-тригера з'єднаний RST-тригера 23, прямий вихід якого з'єднаний з з D-входом і-го D-тригера (і = 2 ч-8) Виходи Dтактовим Т-входом першого RST-тригера 22, прятригера 37, D-тригера 38, D-тригера 40, D-тригера мий вихід якого з'єднаний з другим входом другого 44 з'єднані також з іншими чотирма входами сумаелемента І 25 Вихід першого елемента І 24 з'єдтора 36 Входи установки D-тригерів 37 - 44 з'єднаний з першим інформаційним виходом 28 блока нані з входом початкового установлення перетво2 Інверсний вихід першого RST-тригера 22 з'єднарювача кодів 1 і під'єднані до входу 7 пристрою ний з другим входом першого елемента І 24 і з другим інформаційним виходом 29 блока 2 Пристрій працює наступним чином Блок 3 визначення параметрів пакетів помилок Є два режими роботи пристрою (приклад виконання 1 Фіг 4) містить перший т режим декодування, розрядний лічильник ЗО, другий т-розрядний лічирежим локалізації помилок льник 31 Вхід початкового установлення блока З В режимі декодування в перетворювачі кодів 1 під'єднаний до входу 7 пристрою і з'єднаний з вховизначається вірність кодового вектора, який подами початкового установлення ЛІЧИЛЬНИКІВ ЗО і ступає по входу 5 пристрою 31 Вхід 32 інформаційний блока 3 з'єднаний з В режимі локалізації помилок визначаються входом додавання лічильника ЗО, група інформапараметри пакета помилки в кодовому векторі В ційних виходів якого створює першу т-розрядну цей режим роботи пристрій переходить після вигрупу інформаційних виходів блока 3 і під'єднану явлення помилки в кодовому векторі до першої групи інформаційних виходів 9 приУстановлення режиму декодування (локалізастрою, m-розрядна група інформаційних виходів ції помилок) здійснюється подачею сигналу логічлічильника ЗІ створює другу m-розрядну групу ної 1 (логічного 0) на вхід 6 пристрою інформаційних виходів блока 3 і під'єднану до друТеоретичною основою декодування кодів БЧХ гої групи інформаційних виходів 10 пристрою Виє математичний апарат ЛПС хід переповнення лічильника 31 під'єднаний до В перетворювачі кодів 1 апаратно реалізована виходу 11 пристрою Вихід переповнення лічильдвійкова ЛПС, яка описується ЛІНІЙНОЮ функцією ника ЗО з'єднаний з входом додавання лічильника переходів (стану) S та ЛІНІЙНОЮ функцією виходів Y 31 і з виходом керування 33 блока З S = A-S+B-U (1) 9 46078 Y = S, де S, U, Y - ВІДПОВІДНО вектори станів, вхідний та вихідний, А= - основна характеристична матриця ЛПС, В = Ь, - характеристична матриця ЛПС О 0 0 3 0 0 0 О 1 Po pj р 2 Pr-i А— (2) або О О О 1 О Pi 0 О 1 0 0 ,u(t) який поступає на вхід ЛПС, відбувається послідовна зміна м внутрішніх станів S = s(0)s(i) Po Рг-1 Елементи останнього рядка матриці А в (2) або останнього стовпчика в (3) представляють собою коефіцієнти породного багаточлена Р(х) коду БЧХ якщои(і-1) = 0, (4) І = 1 -5- t Якщо на вхід ЛПС 13 поступає п-розрядний кодовий вектор без помилок, тоді r-розрядна ЛПС 13 з початкового нульового стану s(0) через п тактів роботи знову перейде в нульовий стан s(n)= s(o), тобто буде одержано нульовий синдром Помилка в w-ій позиції кодового вектора, який позначимо С1ег(х) призводить до появи ненульового синдрому ser(n), для переходу з якого в нульовий стан s(0) необхідно подати на вхід ЛПС 13 w-розрядний вхідний вектор помилок 1 (3) якщои(і-1) = 1, A-s(i-i), и о ,S(I-1)S(I), s(t), для обчислення яких замість формул (1) зручно користуватись наступними співвідношеннями -S(I-1)+B, В формулах (1) символи '+' та ' ' позначають ВІДПОВІДНО операції додавання та множення по модулю два Можливі два варіанта матриць А та В, які можуть бути реалізовані апаратно в перетворювачі кодів 1 0 1 О 10 w =u(i)u(2) U(W-1)U(W) де u(i)=u(2)= = U ( W - 1 ) = 0 , u(w)=1, w = Un Пакет помилок довжини z в позиціях w, w + 1, , w + z - 1 кодового вектора, який позначимо С|г(х) призводить до появи синдрому помилки ser(n), для переходу з якого в нульовий стан s(0) необхідно подати на вхід ЛПС 13 (w + z - 1 ) - розрядний вхідний вектор помилок Р(х)= р 0 + РІХ + + РГ_!ХГ"1 + ргХГ Під ДІЄЮ t-розрядного вхідного вектора (5) U| r =u(i)u(2) u(w) U ( W + Z - 1 ) , де u(i)=u(2)= =U(W-1)=0, u(w)= Особливістю двійкових циклічних кодів є те, що до одного і того ж синдрому помилки ser(n) призводить кодовий вектор з двома варіантами одиночних пакетів помилок довжини ВІДПОВІДНО z1 та z2, які починаються в позиціях ВІДПОВІДНО W1 та w2 = u w + z -1)= 1, W = 1 -Ь П, Для виявлення першого варіанта пакета помилок потрібно на вхід ЛПС 13, яка знаходиться в стані ser(n), спочатку подати (w1 + z1 - 1) - розрядний вхідний вектор помилок 14 1 = u(i)u(2) u ( W i ) U ( W 1 + Z I - 1 ) , (6) деи(і)=и(2)= =u(w-|-i)=0, u(w-|)= = u(w-| +z-| -1)=1, w-| = 1-MI, а для виявлення другого пакету помилок необхідно далі подати (w2 + z2 -1) - розрядний вхідний вектор помилок 1 4 2 = u(i)u(2) u(w 2 ) U ( W 2 + Z 2 - 1 ) ДЄ u(i)= u(2)= = и(\Л/2 -1)= 0, (7) u(w2)= Якщо ВІДОМІ параметри одного пакета помилки (z\ і Wi), тоді можна визначити також параметри другого пакету помилок по формулах z2=n-z1, (8) W2 = W-| +Z-|, ЯКЩО W1 + Z1 n (9) = и(\Л/2 +Z2 - i ) = 1, W2 = 1 + П Вектори (б) та (7) однозначно визначають позиції та довжини обох варіантів пакетів помилок в кодовому векторі С|г(х) тому задача локалізації пакета помилок замінюється в пристрої задачею пошуку ВІДПОВІДНИХ вхідних векторів помилок Перед початком роботи пристрою на вхід 7 поступає сигнал, по якому всі блоки установлю 11 46078 12 ються в початковий стан можливих пакети помилок, які відповідають задаРобота пристрою в режимі декодування починому синдрому помилки s e r (n) 3 цією метою винається після приходу керуючого сигналу на вхід значаються ВХІДНІ вектори помилок згідно формул 8 Тривалість роботи пристрою в режимі декоду(6) та (7) вання дорівнює (п+1) циклів, які складають один Тривалість роботи пристрою в першому варіамакроцикл В кожному циклі роботи блок 4 формує нті режиму локалізації помилок може скласти від один синхроімпульс, який поступає на входи переодного до п макроциклів кожний тривалістю (п + 1) творювача кодів 1 і блока 2 циклів Протягом одного циклу роботи блок 4 фоПри відсутності в кодовому векторі помилок на рмує один синхроімпульс і перевіряється можливиході 12 пристрою в КІНЦІ макроциклу режиму вість наявності одного варіанту пакета помилок в декодування з'явиться сигнал логічного 0, а при кодовому векторі наявності помилок - на виході 12 буде зберігатись Протягом перших п циклів на виході 29 блока значення логічної 1 2 постійно присутнє значення логічної 1, а в (п + В пристрої реалізовані два варіанти функціо1)-му циклі - значення логічного 0 В результаті, на нування в режимі локалізації помилок і, ВІДПОВІДНО, інформаційному вході ЛПС 13 перетворювача коМОЖЛИВІ дві схемні реалізації блока З дів 1 протягом першого макроциклу формуються Варіанті режиму локалізації помилок наступні ВХІДНІ вектори В пристрої послідовно в часі визначаються два u1 = u 2 = = u n =1, (10) un+1=0 Якщо в zi-му циклі першого макроциклу на виході 12 пристрою з'являється нульовий сигнал, це означає, що виявлений перший пакет помилок, значення z1 довжини якого передається на першу m-розрядну групу виходів 9 пристрою, а номер w i першої позиції в кодовому векторі цього пакета помилок передається на другу m-розрядну групу виходів 10 пристрою В першому макроциклі виявляються всі одиночні пакети помилок довжиною від 1 до (п - 1), які починаються в першій позиції кодового вектора Якщо в першому макроциклі пакет помилок не був виявлений, тоді робота пристрою продовжується в наступних макроциклах аналогічним чином Періодична подача в кожному макроциклі вектора (10) еквівалентна формуванню вхідного вектора помилки (6) Поява в zi-му циклі w1-ro макроцикла сигналу логічного 0 на виході 12 пристрою буде свідчити про виявлення першого можливого пакета помилок довжиною z1 який починається в\л/1-ій позиції кодового вектора Далі робота пристрою знову продовжується Періодична подача в кожному макроциклі вектора (10) буде еквівалентна формуванню вхідного вектора помилки (7) Поява в г2-му циклі w2-ro макроцикла сигнала логічного 0 на виході 12 пристрою буде свідчити про виявлення другого можливого пакета помилок довжиною z2, який починається в w2-m позиції кодового вектора Варіант 2 режиму локалізації помилок Робота пристрою до моменту виявлення першого можливого пакету помилок відбувається аналогічно, як і по першому варіанту Далі робота пристрою припиняється, а параметри другого можливого пакету помилок визначаються згідно формул (8) та (9) В цьому випадку величини z1 та z2 передаються ВІДПОВІДНО ПО m молодшим та m старшим розрядам першої 2т-розрядноі групи виходів 9 пристрою Величини w1 та w2 передаються ВІДПОВІДНО по m молодшим та m старшим розрядам 2т-розрядноі групи виходів 10 пристрою Тривалість роботи пристрою в режимі локалізації помилок по другому варіанту може скласти від одного до — макроциклів Якщо z1 + w1 > п або z2 + w2 > n, тоді, згідно циклічних властивостей коду, помилковими розрядами кодового вектора будуть перші h розрядів (п = z1 + w1 - n - 1 або h = z2 + w2 - n - 1), а також останні (w1 - h) або (w2 - h) розрядів На часовій діаграмі (Фіг 7) показана робота пристрою для локалізації пакетів помилок в (15,7) коді БЧХ до тих пір, поки буде виявлений перший можливий пакет помилок довжиною 6, який починається в другій позиції кодового вектора Поява на виході 11 пристрою сигналу логічної 1 через п макроциклів роботи буде свідчити про наявність в перевіряємому кодовому векторі пакетів помилок кратності два або більше Перетворювач кодів 1 працює наступним чином Перед початком режиму декодування на вхід 7 поступає сигнал логічної 1, який установлює ЛПС 13 і RST-тригер 15 в нульовий стан Потім на вхід 6 поступає сигнал логічної 1, який по S-входу установлює RST-тригер 14 в одиничний стан Внаслідок цього в режимі декодування дозволяється проходження кодового вектора з входу 5 через елемент І-АБО 16 на інформаційний вхід ЛПС 13 В першому циклі роботи в режимі декодування для поступаючого по входу 21 синхроімпульсу закритий шлях проходження через елемент І 17, і тому ЛПС 13 залишається в нульовому стані і лише RST-тригер 15 установлюється в одиничний стан Наступні п синхроімпульсів в режимі декодування поступають через елемент І 17 на інформаційний вхід ЛПС 13 При відсутності в кодовому векторі помилок ЛПС 13 з початкового стану s(0) через п циклів знову повернеться в нульовий стан s(0), який за допомогою елемента АБО 18 призведе до появи сигналу логічного 0 на виході 12 пристрою При наявності в кодовому векторі помилок ЛПС 13 з початкового стану s(0) через п циклів перейде в ненульовий стан s er (n), (синдром помилки), і на виході 12 пристрою залишиться значення логічної 1 13 46078 Режим локалізації помилок починається з приходом на вхід 6 сигналу логічного 0 і наступною установкою RST-тригера 14 в нульовий стан В результаті дозволяється проходженню вхідних векторів помилок з другого інформаційного входу 20 через елемент І-АБО 16 на інформаційний вхід ЛПС 13 В кожному макроциклі роботи на інформаційний вхід ЛПС 13 поступають ВХІДНІ вектори помилок (10), під дією яких ЛПС 13 із стану s e r (n) почергово переходить в ІНШІ стани згідно формул (4) Якщо в j-му макроциклі роботи ЛПС 13 із стану s e r (n) перейшла в нульовий стан s(0), то це буде свідчити про виявлення в кодовому векторі пакета помилок, інакше через п циклів ЛПС 13 знову установиться в стан s er (n), потім під дією вхідного сигналу логічного 0 ЛПС 13 перейде в стан s e r (n + i) і розпочнеться (j + 1)-й макроцикл роботи Розглянемо роботу ЛПС 13, апаратна реалізація якої задається матрицями А= В = Ь, виду (2) та (3) При апаратній реалізації ЛПС 13 матриця А задає структуру зв'язків між елементами пам'яті (тригерами), а матриця В структуру вхідних зв'язків ЯКЩО матриці А і В мають вигляд (2), тоді ЛПС 13 має вигляд прозрядного регістра зсуву з одним багатовходовим суматором по модулю 2 на його вході Якщо матриці А і В мають вигляд (3), тоді ЛПС 13 має вигляд n-розрядного регістра зсуву з кількома суматорами по модулю 2, які розташовані між окремими тригерами Елементи ап. =1 останього рядка матриці Аа виду (2) показують наявність зв'язку між виходом j-ro тригера і входом суматора по модулю 2, вихід якого з'єднаний з входом n-го тригера Елементи а,п = 1 останього стовпчика матриці Аа виду (3) показують наявність зв'язку між виходом n-го тригера і першим входом суматора по модулю 2, другий вхід якого з'єднаний з виходом (і - 1)-го тригера, а вихід - з входом і-го тригера В обох реалізаціях значення інших елементів a,j =i(a IJ = 0 j матриці Aa,j показують наявність (відсутність) зв'язку між виходом j-ro тригера і входом і-го тригера Для одновходової ЛПС 13 значення елемента b-| = i(b-| = О) матриці ВЬ, показує наявність (відсутність) зв'язку інформаційного входу ЛПС 13 з входом і-го тригера через суматор по модулю 2 На Фіг 6 показана 8-розрядна ЛПС 13, яка є апаратною реалізацією таких матриць А і В 14 01000000 0 00010000 А 0 0 0 1 00000 0 0 0 0 0 10 0 0 в —0 00000100 00000010 0 00000001 0 1000101 1 (11) 0 1 Матриці (11) відповідають (15,7)-коду БЧХ з породним багаточленом х6+х7 Ця ЛПС 13 працює наступним чином Перед початком роботи пристрою поступаючим по входу 7О-тригери 37 - 44 установлюються в нульовий стан Під дією сигналів, які приходять на інформаційний вхід 45, тригери 37 - 44 будуть почергово змінювати свій стан Значення виходів тригерів 37 - 44 в будь-якому циклі роботи представляють собою 8-розрядний код внутрішнього стану ЛПС 13, який відображається на групі інформаційних виходів 47 Нехай, наприклад, після закінчення режиму декодування в цій ЛПС 13 був сформований такий синдром помилки s e r (i5) 00011110 Після першого макроциклу роботи в режимі локалізаціїпомилок ЛПС 13 знову перейде в наступний стан 00111100 В другому макроциклі роботи, після подачі на и входи сигналів логічної 1, ЛПС 13 буде почергово переходити в такі стани 0 1 1 1 1000 1 1 1 10000 1 1 100000 1 1000000 10000000 00000000. Таким чином, після подачі шостого сигналу логічної 1, ЛПС 13 перейде в нульовий стан, що буду свідчити про виявлення в кодовому векторі першого можливого пакета помилок довжини 6, який починається в другій позиції кодового вектора Подальша робота даної ЛПС 13 призведе до виявлення другого можливого пакета помилок довжини 9, який починається в позиції 8, що еквівалентно помилкам в позиціях 1,8-15 кодового вектора Блок 2 працює наступним чином Перед початком роботи пристрою сигналом, який поступає по входу 7, RST-тригери 22 та 23 установлюються в нульовий стан Синхроімпульси з входу 27, через елемент І 24 поступають протягом перших п циклів кожного макроциклу на вихід 28, а на виході 29 зберігається значення логічної 1 В КІНЦІ n-го циклу кожного макроцикла роботи на вхід 26 блока поступає сигнал, який установлює RST-тригери 22 і 23 в одиничний стан Внаслідок 15 46078 16 цього, в (n + 1)-му циклі кожного макроциклу на вого пакета помилок на вхід 32 перестають надховиході 29 буде значення логічного 0 а також забодити синхросигнали, а параметри другого можлироняється проходження синхроімпульсів через вого пакета помилок визначаються за допомогою елемент І 24 на вихід 28 блока суматорів 34 та 35 (величина 22 на виході суматора 34 і величина Z2 на виході суматора 35) Синхросигнал, який поступає в (п + 1)-му циклі цього макроциклу на вхід 27, через елемент І 25 Двійковий паралельний m-розрядний суматор установить в нульовий стан тригер 23, який в свою 34 обчислює величину 22 по формулі (8) заміною чергу установить в нульовий стан тригер 22 В операції віднімання операцією додавання в оберрезультаті синхроімпульси з входу 27 в першому нених кодах Двійковий паралельний т-розрядний циклі наступного макроциклу знову будуть постусуматор 35 підсумовує числа в лічильниках ЗО і 31, пати через елемент І 24 на вихід 28, а на виході 29 а також додає при потребі одиницю переносу згідзнову установиться значення логічної 1 но формул 9 Блок 3 працює наступним чином В обох варіантах режиму локалізації помилок сигнал з виходу переповнення лічильника 31, пеПеред початком роботи лічильники ЗО і 31 обреданий на вихід 11 пристрою, свідчить про закіннуляються чення режиму локалізації помилок і відсутність в В режимі декодування в кожному циклі роботи кодовому векторі одиничних пакетів помилок но вхід 32 надходить один синхросигнал, під дією якого вміст лічильника ЗО збільшується на одиниДля (п, к)-коду БЧХ лічильники ЗО та 31 повицю Через (п + 1) циклів лічильник ЗО знову перенні мати коефіцієнт перерахунку (п + 1) ходить в нульовий стан, а сигнал логічної 1 на його Для оцінки техніко-економічної ефективності виході переповнення передається на вихід 33 блозапропонованого і відомого пристроїв проведемо ку і одночасно збільшує вміст лічильника 31 на порівняння їх коректуючої здатності по формулі, одиницю яка показує відношення довжини п коду до довжини 2 виявляємого пакету помилок, тобто Для кожного варіанта режиму локалізації помилок блок 3 має різну схемну реалізацію і, ВІДПОВІДНО, по різному працює Варіант 1 режиму локалізації помилок (приВ загальному випадку у відомому пристрої клад виконання 1 блока 3) вказане відношення дорівнює В першому макроциклі режима локалізації помилок в лічильнику 31 зберігається значення логі1 чної 1, а лічильник ЗО збільшує свій вміст на одиницю в кожному циклі роботи В КІНЦІ кожного а в запропонованому пристрої макроциклу сигнал з виходу переповнення лічильника ЗО збільшує вміст лічильника 31 на одиницю Е При виявленні пакета помилок число в лічильнику Оскільки потрібна довжина п коду по запропоЗО означає довжину пакета помилки, а число в нованому методу локалізації помилок майже в лічильнику 31 - номер позиції першого помилкового розряду в кодовому векторі Після виявлення 2 Z + 1 разів менше в порівнянні з відомим методом, першого можливого пакета помилок робота блока тому в запропонованому пристрої можна виявляти З продовжується до виявлення другого можливого більш часті види помилок, тобто пакети помилок пакета помилок більшої довжини, які розташовані ближче один до Варіант 2 режиму локалізації помилок (приодного в 2 Z + 1 разів клад виконання 2 блока 3) При цьому в запропонованому пристрої значДо моменту виявлення першого пакета помино зменшуються апаратурні затрати за рахунок лок робота блока 3 відбувається аналогічно, як і меншої КІЛЬКОСТІ потрібних блоківдля першого варіанту режиму локалізації помилок Після визначення параметрів першого можли: 17 46078 18 ДП «Український інститут промислової власності» (Укрпатент) вул Сім'ї Хохлових, 15, м Київ, 04119, Україна (044) 456 - 20 - 90 ТОВ "Міжнародний науковий комітет" вул Артема, 77, м Київ, 04050, Україна (044)216-32-71