Схема пам’яті

Схема пам'яті (СП) з керуючими входами, за допомогою яких забезпечується можливість переключення їх в будь-який стійкий стан, що складається із n логічних елементів І-НІ та/або АБО-НІ, яка відрізняється тим, що з метою створення схеми пам'яті, що складається із j(j ³ 2) схем пам'яті (СП j), кожна з яких складається із nj (nj ³ 3) логічних K-входови х елементів І-НІ та/або АБО-НІ з навантажувальною здатністю Р1 (Р1 > nj), розбитих на mK груп, де 3 29582 Недоліком цих схем пам'яті є те, що багато варіантів з'єднання ведуть до створення непрацездатних схем, а працездатні схеми змінюють свої стани тільки при появі установчих вхідних сигналів на всій множині вхідних вузлів та кількість станів, що можна запам'ятовувати, не перевищує кількість використовуваних логічних елементів, а, крім того, недоліком ще є те, що вони не в змозі змінювати .структур у запам'ятання станів цих схем пам'яті. Відомі одноступеневі однофазні схеми пам'яті із Дилогічних елементів "І-НІ" та/або "АБО-Н І" з кількістю внутрішніх входів K = N - 1, де ви хід кожного і-го елемента "І-НІ" та/або "АБО-НІ", з'єднаний зі входом інших (N - 1) логічних елементів схеми. [И. Н. Букреев и др. Микроэлектронные схемы цифровых устройств Изд. 2-е перераб. и доп. - М.: "Сов. радио", 1975. - стр. 208-210, рис. 5.46]. Недоліком цих схем пам'яті є те, що вони змінюють свої стани тільки при появі установчих вхідних сигналів на всій множині вхідних вузлів та кількість станів, що можна запам'ятовувати, не перевищує кількість використовуваних логічних елементів. Кількість К входів елементів цих схем та кількість Р допустимих навантажень елементів повинно дорівнювати кількості N використовуваних елементів для побудови цих схем пам'яті (СП), а, крім того, недоліком ще є те, що вони не в змозі змінювати структуру запам'ятання станів цих схем пам'яті. Одноступеневі схеми пам'яті є базовими схемами пам'яті, запам'ятовуючих всю множину своїх станів при одному вхідному сигналі. Окремим випадком одноступеневих однофазних схем пам’яті є одноступеневий тригер RS-типу [Й. Н. Букреев и др. Микроэлектронные схемы цифровых устройств Изд. 2-е перераб. и доп. - М.: "Сов. радио", 1975. - стр. 55-61, рис. 2.3]. Одноступеневий тригер RS-типу є базовою схемою пам'яті для побудови інших типів тригерів. Недоліком тригера RS-типу є те, що він змінює свої стани тільки при появі установчих вхідних сигналів на всій множині вхідних вузлів, а, крім того, недоліком ще є те, що він не в змозі змінювати структуру запам'ятання своїх станів. Відома схема пам'яті, що складається із п елементів "І-НІ" та/або "АБО-НІ", один з входів якого з'єднаний зі вхідною шиною установки схеми пам'яті в один із станів, елементи "І-НІ" та/або "АБО-НІ" розбиті на m (m 1) СП j через додатково введені Т-входові елементи "І" та/або "АБО" з навантажувальною здібністю Р2 або безпосередньо та виходи елементів "І-НІ" та/або "АБО-НІ" k-тої гр упи (qk = 1) з'єднані безпосередньо з одним із входів елементів "І-НІ" та/або "АБО-НІ" інши х гр уп даної СП j, СП j розташовані по j рівням, причому верхній рівень СП j містить nj елементів СП j, розбитих не менш 5 29582 чим на дві групи m j (j ³ 2) по qj,k елементів nj + 1 nj ( ³ q j,k ³ ) mj mj ; один вхід кожного елемента "ІНІ" та/або "АБО-НІ" k-тої групи (qk > 1) СП j j-го рівня з'єднаний з одним інформаційним входом jтої гр упи схеми пам'яті ШZj, a виходи елементів "ІНІ" та/або "АБО-НІ" СП j, з'єднані відповідно з інформаційними виходами j-тої групи схеми пам'яті ШAj, входи елементів "І-НІ" та/або "АБО-НІ" кожної k-тої гр упи (qj,k > 1) СП j j-го рівня з'єднані відповідно з виходами елементів "І-НІ" та/або "АБО-НІ" k-тої гр упи (qs,k = 1) нижчих СП s, крім останнього виходу, створюючи зв'язки між ступенями схеми пам'яті, загальна кількість М запам'ятовуючи х станів схеми пам'яті обчислюється за формулою: J M = Õ mi i=1 , загальна кількість зовнішніх зв'язків визначається співвідношенням: Sзн.з. < 2n, загальна кількість внутрішніх зв'язків між елементами визначається співвідношенням: • Sвн.з 1), з ви ходами тригерів ніжних рівнів СП s (s = j-1), які призначені для управління структурою запам'ятовування станів у групах (qj,k > 1) вер хньої СП j. Відміною функціональною особливістю схеми пам'яті, що заявляється, є робота СПj верхніх рівнів в декількох різних підмножинах своїх станів, що визначають сукупністю станів СП s (s = j-1) ніжних рівнів. Це дозволяє змінювати відображення вхідної та вихідної інформації в СПj та стани схеми пам'я ті меншою кількістю вхідних сигналів, які поступають тільки на частину вхідних вузлів пристрою. У даному випадку, функціональна схема пам'яті запам'ятовує 18 станів і має 8 вхідних та 10 вихідних вузлів, що у сумі складають 18 зовнішніх вузлів, що менше чим у прототипу на 18 вузлів (у два рази), а також 24 внутрішніх зв'язків між усіма елементами "І-НІ" 1-10, що менш 12,75 рази чим має у прототипу 18 ´ 17 = 306. СП j в детермінованому режимі однозначно працюють при появі послідовної пари вхідних сигналів xі та ej, тобто. e1(z1 = z2 = z3 = 1), е2(z4 = z5 = z6 = 1), e 3(Z 7 = Z8 = 1). Функціональний режим розглядає роботу схеми пам'яті у дво х режимах: багатофункціональному (табл.1) та укрупненому (табл.2). Установчі набори xі вхідних сигналів при функціональному режимі роботи багатоступеневого пристрою представлені в табл. 1. Багатофункціональний режим розглядає роботу СП j (j = 2) верхніх рівнів в різних підмножинах станів, що запам'ятовуються при відповідних станах СП s ніжних рівнів. В цьому режимі СП j функціонують в різних підмножинах своїх станів у відповідності зі станами СП s, здібні змінювати відображення інформації вхідної у вихідну (табл. 2). Переходи в СП j, із одного стана в інший одної підмножини здійснюється під впливом наборів xi вхідних сигналів у час такту ti (див. діаграму сигналів). Укрупнений режим розглядає зміну станів усіх СП j пристрою при подані установчих наборів xі вхідних сигналів тільки на вхідних вузлах СП s ніжних рівнів. В цьому режимі переходи в СП s ніжних рівнів із одного стану в інший стан здійснюється під впливом наборів xі вхідних сигналів у час такту ti, а переходи в СПj верхніх рівнів із одного стану в інший здійснюються під впливом внутрішніх наборів ej вхідних сигналів, що поступають з виходів СП s ніжних рівнів у час такту Di неперервного автоматного часу Ті (див. діаграму сигналів). Укрупнені переходи в СП s верхніх рівнів здійснюються в схемі пам'я ті у такт DI , коли на їх вхідні вузли zi поступають набори ej вхідних сигналів. Таким чином, запропонований винахід уявляє собою єдину схему пам'яті, яка має здібність змінювати відображення інформації в СП J верхніх 7 29582 8 рівнів без впливу установчи х вхідних сигналів за рахунок внутрішніх між-ступеневих зв'язків, має менш внутрішніх зв'язків між елементами та може змінювати стан всього пристрою меншою кількістю вхідних сигналів, що в прототипі здійснювати принципово неможливо. Таблиця 1 Установчі набори вхідних сигналів Набори вхідних сигналів xі xі х0 х1 х2 х3 x4 x5 х6 х7 x8 x9 x10 х11 x12 x13 x14 x15 x16 x17 x18 Значення вхіднихвузлів zi z1 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 z2 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 z3 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 z4 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 z5 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 z6 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 z7 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Значення вихідних вузлів а i z8 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 a1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 а2 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 а3 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 a4 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 a5 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 a6 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 а7 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 a8 1 0 1 0 1 0 1 1 1 1 1 1 1 0 1 0 1 0 1 a9 1 1 1 1 0 1 о 1 1 1 0 1 0 1 1 1 0 1 0 a10 1 1 0 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 0 Стани схеми Аi Аi A0 A1 А2 А3 A4 A5 А6 A7 A8 A9 A10 A11 A12 A13 A14 A15 А16 A17 A18 Таблиця 2 Укрупнені переходи у багатоступеневому пристрою пам'яті Значення вхідних вузлів zi z1 z2 z3 z4 z5 z6 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 1 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 0 0 1 0 0 1 Об'єднані стани схеми нам 'яті Аі A1 A1 A3 A5 A7 A9 A11 A13 A15 A17 A2 A2 A4 A6 A8 A10 A12 A14 A16 A18 A3 A1 A3 A5 A7 A9 A11 A13 A15 A17 A4 A2 A4 A6 A8 A10 A12 A14 A16 A18 A5 A1 A3 A5 A7 A9 A11 A13 A15 A17 A6 A2 A4 A6 A8 A10 A12 A14 A16 A18 A7 A1 A3 A5 A7 A9 A11 A13 A15 A17 A8 A2 A4 A6 A8 A10 A12 A14 A16 A18 A9 A1 A3 A5 A7 A9 A11 A13 A15 A17 A10 A2 A4 A6 A8 A10 A12 A14 A16 A18 A11 A1 A3 A5 A7 A9 A11 A13 A15 A17 A12 A2 A4 A6 A8 A10 A12 A14 A16 A18 A13 A1 A3 A5 A7 A9 A11 A13 A15 A17 A14 A2 A4 A6 A8 A10 A12 A14 A16 A18 A15 A1 A3 A5 A7 A9 A11 A13 A15 A17 A16 A2 A4 A6 A8 A10 A12 A14 A16 A18 A17 A1 A3 A5 A7 A9 A11 A13 A15 A17 A18 A2 A4 A6 A8 A10 A12 A14 A16 A18