Лінійний інтерполятор

1. Лінійний інтерполятор, який містить зсувний регістр координатного приросту, ключ, накопичуючий суматор, регістр координатного приросту, лічильник, мультиплексор, блок керування, регістр різниці координатних приростів, інформаційний вхід якого з'єднаний з інформаційним виходом накопичуючого суматора, вхід початкової установки якого з´єднаний з виходом ключа, інформаційний вхід якого з'єднаний з виходом зсувного регістра координатного приросту, інформаційний вхід лічильника з'єднаний з входом значення більшого приросту інтерполятора, виходи регістра різниці координатних приростів та регістра координатного приросту з'єднані з першим та другим інформаційними входами мультиплексора, вихід якого з'єднаний з інформаційним входом накопичуючого суматора, вхід запуску інтерполятора з'єднаний з входами запису зсувного регістра координатного приросту, регістра координатного приросту та лічильника та з входом запуску блока керування, перший вихід якого з'єднаний з входом запису регістра різниці координатних приростів та з входом керування зсувом зсувного регістра координатного приросту, другий вихід блока керування з'єднаний з лічильним входом лічильника, вихід ознаки нульового стану якого з'єднаний з виходом ознаки "кінець інтерполяції" інтерполятора та з першим входом початкової установки блока керування, третій вихід блока керування з'єднаний з керуючим входом мультиплексора і входом переносу накопичуючого суматора, вихід переносу якого з'єднаний з першим входом блока керування, четвертий та п'ятий виходи якого з'єднані з входом синхронізації накопичуючого суматора та керуючим входом ключа відповідно, з другого по четвертий входи блока керування є входами знака приросту першої та другої координат та входом ознаки координати з більшим приростом інтерполятора, виходи координатних приростів якого з'єднані з шостого по дев'ятий виходами блока керування, другий вхід початкової ус А (54) ЛІНІЙНИЙ ІНТЕРПОЛЯТОР 40931 тього тригера, прямий вихід якого з'єднаний з першими входами другого та третього елементів І, виходи яких з'єднані з входами синхронізації другого та першого регістрів відповідно, перший і другий виходи другого регістра з'єднані з другим та третім адресними входами блока постійної пам'яті, а прямий вихід генератора імпульсів з'єднаний з входом синхронізації третього тригера, другим входом третього елемента І та з першими входами четвертого і шостого елементів І, інверсний вихід генератора імпульсів з'єднаний з другим входом другого елемента І, першим входом п'ятого елемента І та з другим входом елемента АБО, другий, третій та четвертий входи блока з'єднані з інформаційними входами п'ятого, сьомого, та шостого тригерів відповідно, при цьому входи синхронізації з п'ятого по сьомий тригерів з'єднані з входом запуску блока, а інформаційний вхід четвертого тригера з'єднаний з першим входом блока, крім того вхід синхронізації четвертого тригера з'єднаний з виходом четвертого елемента І, інверсний вихід четвертого тригера з'єднаний з першим входом першого елементу І першого елементу 2І-АБО та з першим входом першого елементу І другого елементу 2І-АБО, а прямий вихід шостого тригера з'єднаний з другим входом другого елементу І першого елементу 2І-АБО та з третім входом першого елементу І другого елементу 2І-АБО, при цьому інверсний вихід шостого тригера підключений до третього входу першого елементу І першого елементу 2І-АБО та до першого входу другого елементу І другого елементу 2І-АБО, а вихід п'ятого елементу І підключений до других входів перших та других елементів І першого та другого елементів 2І-АБО, до того ж прямий та інверсний виходи п'ятого тригера з'єднані відповідно з першими входами сьомого і восьмого елементів І відповідно, а прямий та інверсний виходи сьомого тригера з'єднані відповідно з другими входами дев'ятого і десятого елементів І відповідно, виходи першого та другого елементів 2І-АБО з'єднані з попарно об'єднаними першими входами сьомого, восьмого та дев'ятого, десятого елементів І відповідно, виходи яких є з шостого по дев'ятий виходами блока відповідно, вихід шостого розряду першого регістра з'єднаний з першим входом елемента АБО, вихід елемента АБО є другим виходом блока, виходи першого і третього розрядів першого регістра та виходи четвертого та шостого елементів І є першим, третім, четвертим та п'ятим виходами блока, виходи четвертого, другого та п'ятого розрядів першого регістра з'єднані з другими входами з четвертого по шостий елементів Івідповідно. 3. Інтерполятор за п.1, який відрізняється тим, що накопичуючий суматор містить регістр та комбінаційний суматор, входи першого та другого доданків якого з'єднані з інформаційним входом накопичуючого суматора та з виходом регістра, при цьому вхід переносу першого доданка з'єднаний з входом переносу накопичуючого суматора, вихід знакового розряду якого з'єднаний з виходом старшого розряду комбінаційного суматора, а вихід комбінаційного суматора з'єднаний з інформаційним входом регістра, вхід синхронізації якого є однойменним входом накопичуючого суматора, вхід початкової установки якого з'єднаний з входами установки регістра. ____________________ маційний вхід регістра координатного приросту з'єднаний з входом значення меншого приросту інтерполятора, виходи регістра різниці координатних приростів та регістра координатного приросту з'єднані з першим та другим інформаційними входами мультиплексора, вихід якого з'єднаний з інформаційним входом накопичуючого суматора, вихід якого з'єднаний з першим інформаційним входом схеми порівняння, другий інформаційний вхід якої з'єднаний з виходом зсувного регістра координатного приросту, вхід запуску інтерполятора з'єднаний з входами запису зсувного регістра координатного приросту, регістра координатного приросту та лічильника та з входом запуску блока керування, перший вихід якого з'єднаний з входом запису регістра різниці координатних приростів та з входом керування зсувом зсувного регістра координатного приросту, другий вихід блока керування з'єднаний з лічильним входом лічильника, вихід ознаки нульового стану якого з'єднаний з виходом ознаки "кінець інтерполяції" інтерполятора, з першим входом початкової установки блока керування та входом стробування схеми порівняння, вихід ознаки рівності якої є виходом ознаки "відсутність помилки" інтерполятора, третій вихід блока керування з'єднаний з керуючим входом мультиплексора і входом переносу накопичуючого суматора, вихід знакового розряду якого з'єднаний з першим вхо Винахід відноситься до автоматики та обчислювальної техніки і призначений для використання в системах формування та відображення графічної інформації. Відомий цифровий лінійний інтерполятор, який містить генератор імпульсів, віднімаючий лічильник, блок пам'яті, регістр, блок керування, накопичуючий суматор, блок вихідної логіки (А.с. №1462247, кл. G05В 19/18, БИ № 8, 1989р.). Недолік такого пристрою: пристрій не формує значень інтенсивності кольору і не забезпечує усунення ступінчастого ефекту, що обмежує його область застосування тими випадками, де до якості зображень не пред'являються підвищені вимоги. Найбільш близьким до запропонованого є цифровий лінійний інтерполятор, який містить зсувний регістр координатного приросту, ключ, накопичуючий суматор, регістр координатного приросту, лічильник, мультиплексор, схему порівняння, блок керування, регістр різниці координатних приростів, інформаційний вхід якого з'єднаний з інформаційним виходом накопичуючого суматора, вхід початкової установки якого з'єднаний з виходом ключа, інформаційний вхід якого з'єднаний з виходом зсувного регістра координатного приросту. Інформаційні входи зсувного регістра координатного приросту і лічильника з'єднані з входом значення більшого приросту інтерполятора, інфор 2 40931 дом блока керування , четвертий та п'ятий виходи якого з'єднані з входом синхронізації накопичуючого суматора та керуючим входом ключа відповідно, з другого по четвертий входи блока керування є входами знака приросту першої та другої координат та входом ознаки координати з більшим приростом інтерполятора, виходи координатних приростів якого з'єднані з шостого по дев'ятий виходами блока керування, другий вхід початкової установки якого є входом початкової установки інтерполятора (А.с. №1413603, кл. G05В 19/415, G 06 F 15/353, БИ № 28, 1988 p.). Недолік пристрою полягає в обмежених функціональних можливостях, обумовлених тим, що пристрій не формує значень інтенсивності кольору та не забезпечує усунення ефекту аліайзингу, який виникає через дискретність координатного простору. В основу винаходу поставлена задача створення лінійного інтерполятору, в якому за рахунок введення нових блоків та зв'язків між ними досягається формування не тільки крокових приростів для визначення координат точок траєкторії, а й значень інтенсивностей кольору точок вектора, обчислених у відповідності з правилом антиаліазингу, що приводить до розширення функціональних можливостей, оскільки запропонований пристрій формує значення інтенсивності кольору і забезпечує усунення ефекту аліазингу, а отже може використовуватись у випадках, коли до якості зображень пред'являються підвищені вимоги. Поставлена задача досягається тим, що в лінійний інтерполятор, який містить зсувний регістр координатного приросту, ключ, накопичуючий суматор, регістр координатного приросту, лічильник, мультиплексор, блок керування, регістр різниці координатних приростів, інформаційний вхід якого з'єднаний з інформаційним виходом накопичуючого суматора, вхід початкової установки якого з'єднаний з виходом ключа, інформаційний вхід якого з'єднаний з виходом зсувного регістра координатного приросту, інформаційний вхід лічильника з'єднаний з входом значення більшого приросту інтерполятора, виходи регістра різниці координатних приростів та регістра координатного приросту з'єднані з першим та другим інформаційними входами мультиплексора, вихід якого з'єднаний з інформаційним входом накопичуючого суматора, вхід запуску інтерполятора з'єднаний з входами запису зсувного регістра координатного приросту, регістра координатного приросту та лічильника та з входом запуску блока керування, перший вихід якого з'єднаний з входом запису регістра різниці координатних приростів та з входом керування зсувом зсувного регістра координатного приросту, другий вихід блока керування з'єднаний з лічильним входом лічильника, вихід ознаки нульового стану якого з'єднаний з виходом ознаки "кінець інтерполяції" інтерполятора та з першим входом початкової установки блока керування, третій вихід блока керування з'єднаний з керуючим входом мультиплексора і входом переносу накопичуючого суматора, вихід переносу якого з'єднаний з першим входом блока керування , четвертий та п'ятий виходи якого з'єднані з входом синхронізації накопичуючого суматора та керуючим входом ключа відповідно, з другого по четвертий входи блока ке рування є входами знака приросту першої та другої координат та входом ознаки координати з більшим приростом інтерполятора, виходи координатних приростів якого з'єднані з шостого по дев'ятий виходами блока керування, другий вхід початкової установки якого є входом початкової установки інтерполятора, додатково введені тригер, блок елементів І та комбінаційний суматор, інформаційний вхід зсувного регістра координатного пристрою з'єднаний з входом максимального значення інтенсивності кольору інтерполятора, інформаційний вхід першого тригера з'єднаний з молодшим розрядом входу максимального значення інтенсивності кольору інтерполятора, інформаційний вхід регістра координатного приросту з'єднаний з входом обчисленого значення інтенсивності кольору інтерполятора, інформаційний вихід першого тригера з'єднаний з входом молодшого розряду блоку елементів І, вхід запуску інтерполятора з'єднаний з входом запису першого тригера, вихід переносу накопичуючого суматора з'єднаний з керуючим входом блоку елементів І, і-й розряд інформаційного виходу зсувного регістра координатного приросту з'єднаний з і+1 розрядом інформаційного входу блока елементів і, i = 0, n - 1 , де n - кількість розрядів, інформаційний вихід блоку елементів І та інверсний інформаційний вихід накопичуючого суматора з'єднані з першим та другим інформаційними входами комбінаційного суматора, на вхід переносу комбінаційного суматора подається рівень лог. "1", інформаційний вихід комбінаційного суматора з'єднаний з виходом значення інтенсивності кольору інтерполятора, другий вихід блока керування з'єднаний з виходом синхронізації інтенсивності кольору точок. Блок керування містить блок постійної пам'яті, перший адресний вхід якого є першим входом блока, два регістра, інформаційні входи яких з'єднані з виходами відповідних розрядів блока постійної пам'яті, шість тригерів, десять елементів І, генератор імпульсів, один елемент АБО та два елемента 2І-АБО, перший та другий входи першого елемента І є першим і другим входами початкової установки блока, вхід синхронізації і інформаційний вхід другого тригера з'єднані з входами запуску і логічної одиниці блоку відповідно, вихід першого елемента І з'єднаний з інверсними входами скидання другого та третього тригерів та другого регістра, вихід другого тригера з'єднаний з інформаційним входом третього тригера, прямий вихід якого з'єднаний з першими входами другого та третього елементів І, виходи яких з'єднані з входами синхронізації другого та першого регістрів відповідно, перший і другий виходи другого регістра з'єднані з другим та третім адресними входами блока постійної пам'яті, прямий вихід генератора імпульсів з'єднаний з входом синхронізації третього тригера, другим входом третього елемента І та з першими входами четвертого і шостого елементів І, інверсний вихід генератора імпульсів з'єднаний з другим входом другого елемента І, першим входом п'ятого елемента І та з другим входом елемента АБО, другий, третій та четвертий входи блока з'єднані з інформаційними входами п'ятого, сьомого, та шостого тригерів відповідно, входи синхронізації з п'ятого по сьомий тригерів з'єднані з входом запуску блока, ін 3 40931 формаційний вхід четвертого тригера з'єднаний з першим входом блока, вхід синхронізації четвертого тригера з'єднаний з виходом четвертого елемента І, інверсний вихід четвертого тригера з'єднаний з першим входом першого елементу І першого елементу 2І-АБО та з першим входом першого елементу І другого елементу 2І-АБО, прямий вихід шостого тригера з'єднаний з другим входом другого елементу І першого елементу 2ІАБО та з третім входом першого елементу І другого елементу 2І-АБО, інверсний вихід шостого тригера підключений до третього входу першого елементу І першого елементу 2І-АБО та до першого входу другого елементу І другого елементу 2І-АБО, вихід п'ятого елемента І підключений до других входів перших та других елементів І першого та другого елементів 2І-АБО, прямий та інверсний виходи п'ятого тригера з'єднані відповідно з першими входами сьомого і восьмого елементів І відповідно, прямий та інверсний виходи сьомого тригера з'єднані відповідно з другими входами дев'ятого і десятого елементів І відповідно, виходи першого та другого елементів 2І-АБО з'єднані з попарно об'єднаними першими входами сьомого, восьмого та дев'ятого, десятого елементів І відповідно, виходи яких є з шостого по дев'ятий виходами блока відповідно, вихід шостого розряду першого регістра з'єднаний з першим входом елемента АБО, вихід елемента АБО є другим виходом блока, виходи першого і третього розрядів першого регістра та виходи четвертого та шостого елементів І є першим, третім, четвертим та п'ятим виходами блока, виходи четвертого, другого та п'ятого розрядів першого регістра з'єднані з другими входами з четвертого по шостий елементів І відповідно. Накопичуючий суматор містить регістр та комбінаційний суматор, входи першого та другого доданків якого з'єднані з інформаційним входом накопичуючого суматора та з виходом регістра. Вхід переносу першого доданка з'єднаний з входом переносу накопичуючого суматора, вихід знакового розряду якого з'єднаний з виходом старшого розряду комбінаційного суматора, вихід комбінаційного суматора з'єднаний з інформаційним входом регістра, вхід синхронізації якого є однойменним входом накопичуючого суматора, вхід початкової установки якого з'єднаний з входами установки регістра. В запропонованому пристрої на виході значення інтенсивності кольору формуються інтенсивності кольору точок траєкторії. Інтенсивність кольору пропорційна площі, яку відтинає ідеальний відрізок прямої від піксела. Вказане забезпечує усунення ступінчастості траєкторії, тобто реалізує ефект антиаліазингу. На фіг.1 приведена функціональна схема лінійного інтерполятора; на фіг.2 - функціональна схема блока керування; на фіг.3 - часові діаграми роботи блока керування; на фіг.4 - функціональна схема накопичуючого суматора. Лінійний інтерполятор (фіг. 1) містить зсувний регістр 1 координатного приросту, тригер 2, регістр 3 різниці координатних приростів, регістр 4 координатного приросту, лічильник 5, мультиплексор 6, ключ 7, накопичуючий суматор 8, блок елементів І 9, комбінаційний суматор 10, блок ке рування 11. Інтерполятор має входи 12-19, виходи 20-26. Інформаційний вхід зсувного 1 регістра координатного пристрою з'єднаний з входом 12 максимального значення інтенсивності кольору інтерполятора. Вхід 13 запуску інтерполятора з'єднаний з входами запису зсувного регістра 1 координатного приросту, першого 2 тригера, регістра 4 координатного приросту та лічильника 5 та з входом запуску блока керування 11. Інформаційний вхід регістра 4 координатного приросту з'єднаний з входом 14 обчисленого значення інтенсивності кольору інтерполятора. Інформаційний вхід лічильника 5 з'єднаний з входом 15 значення більшого приросту інтерполятора. З другого 16 по четвертий 18 входи блока керування 11 є входами знака приросту першої та другої координат та входом ознаки координати з більшим приростом інтерполятора. Другий 19 вхід початкової установки блока керування 11 є входом початкової установки інтерполятора. Виходи координатних приростів інтерполятора з'єднані з шостого 20 по дев'ятий 23 виходами блока керування 11. Другий 24 вихід блока керування 11 з'єднаний з лічильним входом лічильника 5. Вихід ознаки нульового стану лічильника 5 з'єднаний з виходом 25 ознаки "кінець інтерполяції" інтерполятора та з першим 25 входом початкової установки блока керування 11. Інформаційний вихід комбінаційного суматора 10 з'єднаний з виходом 26 значення інтенсивності кольору інтерполятора. Перший 27 вихід блока керування 11 з'єднаний з входом запису регістра 3 різниці координатних приростів та з входом керування зсувом зсувного регістра 1 координатного приросту. Третій 28 вихід блока керування 11 з'єднаний з керуючим входом мультиплексора 6 і входом переносу накопичуючого суматора 8. Вихід переносу накопичуючого суматора 8 з'єднаний з першим 29 входом блока керування 11. Четвертий 30 та п'ятий 31 виходи блока керування 11 з'єднані з входом синхронізації накопичуючого суматора 8 та керуючим входом ключа 7 відповідно. Інформаційний вхід регістра 3 різниці координатних приростів з'єднаний з інформаційним виходом накопичуючого суматора 8. Вхід початкової установки накопичуючого суматора 8 з'єднаний з виходом ключа 7. Інформаційний вхід ключа 7 з'єднаний з виходом зсувного регістра 1 координатного приросту. Виходи регістра 3 різниці координатних приростів та регістра 4 координатного приросту з'єднані відповідно з першим та другим інформаційними входами мультиплексора 6. Вихід мультиплексора 6 з'єднаний з інформаційним входом накопичуючого суматора 8. Інформаційний вхід першого 2 тригера з'єднаний з молодшим розрядом входу 12 максимального значення інтенсивності кольору інтерполятора. Інформаційний вихід першого 2 тригера з'єднаний з входом молодшого розряду блоку елементів І 9. Вихід переносу накопичуючого суматора 8 з'єднаний з керуючим входом блоку елементів І 9. і-й розряд інформаційного виходу зсувного регістра 1 координатного приросту з'єднаний з і+1 розрядом інформаційного входу блока елементів 19, i = 0, n - 1 , де n - кількість розрядів. Інформаційний вихід блоку елементів І 9 та інверсний інформаційний вихід накопичуючого суматора 8 з'єднані з першим та другим інформаційними входами комбінаційного су 4 40931 матора 10. Вхід переносу комбінаційного суматора 10 з'єднаний з рівнем лог. "1". Другий 24 вихід блока керування 11 з'єднаний з виходом синхронізації інтенсивності кольору точок. Блок керування 11 (фіг. 2) містить блок 32 постійної пам'яті, перший 33 та другий 34 регістри, генератор 35 імпульсів, перший елемент І 36, другий 37 та третій 38 тригери, другий 39, третій 40, четвертий 41, п'ятий 42 та шостий 43 елементи І, перший 44 елемент АБО, четвертий 45, шостий 46, п'ятий 47 тригери, перший 48 та другий 49 елементи 2І-АБО, сьомий 50 тригер, сьомий 51, восьмий 52, дев'ятий 53 та десятий 54 елементи І. Позиціями 55-67 позначені зв'язки у блоці 11 через шину. Перший адресний вхід блока 32 постійної пам'яті є першим 29 входом блока керування 11. Інформаційні входи першого 33 та другого 34 регістрів з'єднані з виходами відповідних розрядів блока 32 постійної пам'яті. Перший та другий входи першого 36 елемента І є першим 19 і другим 25 входами початкової установки блока керування. Вхід синхронізації та інформаційний вхід другого 37 тригера з'єднані з входами 13 запуску і логічної одиниці блоку керування 11 відповідно. Вихід першого 36 елемента І з'єднаний з інверсними входами скидання другого 37 та третього 38 тригерів та другого 34 регістра. Вихід другого 37 тригера з'єднаний з інформаційним входом третього 38 тригера. Прямий вихід третього 38 тригера з'єднаний з першими входами другого 39 та третього 40 елементів І. Виходи другого 39 та третього 40 елементів І з'єднані з входами синхронізації другого 34 та першого 33 регістрів відповідно. Перший і другий виходи другого 34 регістра з'єднані з другим та третім адресними входами блока 32 постійної пам'яті. Прямий вихід генератора імпульсів 35 з'єднаний з входом синхронізації третього 38 тригера, другим входом третього 40 елемента І та з першими входами четвертого 41 і шостого 43 елементів І. Інверсний вихід генератора імпульсів 35 з'єднаний з другим входом другого 39 елемента І, першим входом п'ятого 42 елемента І та з другим входом елемента АБО 44. Другий 16, третій 17 та четвертий 18 входи блока керування 11 з'єднані з інформаційними входами п'ятого 47, сьомого 50, та шостого 46 тригерів відповідно. Входи синхронізації п'ятого 47, сьомого 50, та шостого 46 тригерів з'єднані з входом 13 запуску блока керування 11. Інформаційний вхід четвертого 45 тригера з'єднаний з першим 29 входом блока керування 11. Вхід синхронізації четвертого 45 тригера з'єднаний з виходом четвертого 41 елемента І. Інверсний вихід четвертого 45 тригера з'єднаний з першим входом першого елемента І першого 48 елементу 2ІАБО та з першим входом першого елементу І другого 49 елементу 2І-АБО. Прямий вихід шостого 46 тригера з'єднаний з другим входом другого елементу І першого 48 елементу 2І-АБО та з третім входом першого елементу І другого 49 елементу 2І-АБО. Інверсний вихід шостого 46 тригера підключений до третього входу першого елементу І першого 48 елементу 2І-АБО та до першого входу другого елементу І другого 49 елементу 2І-АБО. Вихід п'ятого 42 елемента І підключений до других входів перших та других елементів І першого 48 та другого 49 елементів 2І-АБО. Прямий та інверсний виходи п'ятого 47 тригера з'єднані відповідно з першими входами сьомого 51 і восьмого 52 елементів І відповідно. Прямий та інверсний виходи сьомого 50 тригера з'єднані відповідно з другими входами дев'ятого 53 і десятого 54 елементів І відповідно. Виходи першого 48 та другого 49 елементів 2І-АБО з'єднані з попарно об'єднаними першими входами сьомого 51 , восьмого 52 та дев'ятого 53, десятого 54 елементів І відповідно. Виходи сьомого 51, восьмого 52, дев'ятого 53 та десятого 54 елементів І є з шостого 20 по дев'ятий 23 виходами блока керування 11 відповідно. Вихід шостого розряду першого 33 регістра з'єднаний з першим входом елемента 44 АБО. Вихід елемента 44 АБО є другим 24 виходом блока керування 11. Виходи першого і третього розрядів першого 33 регістра та виходи четвертого 41 та шостого 43 елементів І є відповідно першим 27, третім 28, четвертим 30 та п'ятим 31 виходами блока керування 11. Виходи четвертого, другого та п'ятого розрядів першого 33 регістра з'єднані з другими входами з четвертого 41 по шостий 43 елементів І відповідно. Накопичуючий суматор 8 (фіг. 4) містить комбінаційний суматор 68 та регістр 69. Входи першого та другого доданків комбінаційного суматора 68 з'єднані з інформаційним входом накопичуючого суматора 8 та з виходом регістра 69. Вхід переносу першого доданка з'єднаний з входом 28 переносу накопичуючого суматора 8. Вихід знакового розряду накопичуючого суматора 8 з'єднаний з виходом старшого розряду комбінаційного суматора 68. Вихід комбінаційного суматора 68 з'єднаний з інформаційним входом регістра 69. Вхід синхронізації регістра 69 є однойменним входом 30 накопичуючого суматора 8. Вхід початкової установки накопичуючого суматора 8 з'єднаний з входами установки регістра. Інтерполятор працює таким чином. Як метод лінійної інтерполяції для запропонованого лінійного інтерполятора використовується метод оцінювальної функції, згідно з яким напрямок чергового кроку спрямовується у відповідності зі знаком спеціальної оцінювальної функції (ОФ), що обчислюється в процесі інтерполяції. Пряма, яка інтерполюється, ділить двомірний координатний простір, в якому вона розташована, на дві області: область ОФ > 0 над прямою та область ОФ < 0 під прямою. Сама пряма представляє собою область ОФ = 0. Інтерполяція методом оціночної функції робитися по наступному правилу: якщо проміжна точка траєкторії знаходиться в області ОФ ³ 0, то наступний крок робиться по осі Х (при DХ = БП, DY = МП). Якщо ж проміжна точка траєкторії знаходиться в області ОФ < 0, то наступним виконується комбінований діагональний крок. Для усунення ефекту ступінчастості в запропонованому інтерполяторі використано метод, який полягає у встановлені інтенсивності кольору пікселя пропорційно площі тієї його частини, що відтинається відрізком прямої. В статті "Усунення ефекту аліазингу векторних границь полігонів" (Вісник ВПІ, 1998, № 1) був встановлений взаємозв'язок між значенням оцінювальної функції визначення точок відрізка прямої в дискретному координатному просторі та значенням їх інтенсивностей кольору; було показано, що інтерполювання 5 40931 В наступний тактовий момент часу на виході 28 блока керування 11 встановлюється рівень лог. "1", який забезпечує передачу на вхід суматора 8 інверсного значення Ik з виходу регістра 4 через мультиплексор 6. На вхід переносу суматора 8 поступає значення рівня лог. "1", оскільки віднімання у суматорі 8 здійснюється в доповняльному коді. В суматорі 8 знаходиться значення D = Im - Ik = відрізка з параметрами БП і МП можна звести до інтерполювання за БП тактів відрізка прямої з параметрами Іm та Ik, де Іm - значення інтенсивності кольору, з яким треба відтворити відрізок прямої, МП Ik = × Im БП Значення оцінювальної функції для запропонованого інтерполятора визначається за наступними співвідношеннями: ОФо = ëIm / 2û ОФi+1 = ОФi + (Im - Ik) при ОФi < 0 ОФi+1 = ОФi - Ik при ОФi ³ 0 При ОФi < 0 виконується комбінований діагональний крок, тобто одночасні кроки по головній та по другорядній координатах. При ОФі ³0 виконується крок по головній координаті. Значення інтенсивності кольору точки визначається за наступними співвідношеннями: Ii =|ОФi| при ОФi