Пристрій керування

Пристрій керування, що складається з багаторозрядного цифрового лічильного каналу, дешифратора, схеми керування, яка включає формувач і два елементи затримки, і генератора, вихід якого з'єднано з першими входами першого багаторозрядного цифрового лічильного каналу, схеми керування і дешифратора, вихід якого з'єднано з виходом пристрою керування, вхід схеми керування через перший елемент затримки, перший формувач і другий елемент затримки з'єднано з першим виходом схеми керування, другий вихід якої з'єднано з входом другого елемента затримки та виходом першого формувача, який відрізняється тим, що запроваджено три багаторозрядні цифрові лічильні канали, вісім груп схем І, чотири схеми контролю, групу схем АБО, вихід першого багаторозрядного цифрового лічильного каналу (паралельний код) з'єднано з першими входами першої групи схем І і першої схеми контролю, перший, другий і третій виходи якої відповідно з'єднані з нульовими входами розрядів першого багаторозрядного цифрового лічильного каналу, першим входом другої групи схем І, другим входом першої групи схем І, вихід якої з'єднано з першим входом групи схем АБО, вихід якої з'єднано з другими входами другої, четвертої, шостої і восьмої груп схем І і другим входом дешифратора, вихід другого багаторозрядного цифрового лічильного каналу (паралельний код) з'єднано з першими входами третьої групи схем І і другої схеми контролю, перший, другий і третій виходи якої відповідно з'єднані з нульовими входами розрядів другого багаторозрядного цифрового лічильного каналу, першим входом четвертої групи схем І, другим входом третьої групи схем І, вихід якої з'єднано з другим входом групи схем АБО, вихід третього багаторозрядного цифрового лічильного каналу (паралельний код) з'єднано з першими входами п'ятої групи схем І і третьої схеми контролю, перший, другий і третій виходи якої відповідно з'єднані з нульовими входами розрядів третього багаторозрядного цифрового лічильного каналу, першим входом шостої групи схем І, другим входом п'ятої групи схем І, вихід якої з'єднано з третім входом групи схеми АБО, вихід четвертого багаторозрядного цифрового лічильного каналу (паралельний код) з'єднано з першими входами сьомої групи схем І і четвертої схеми контролю, перший, другий і третій виходи якої відповідно з'єднані з нульовими входами розрядів четвертого багаторозрядного цифрового лічильного каналу, першим входом восьмої групи схем І, другим входом сьомої групи схем І, вихід якої з'єднано з четвертим входом групи схем АБО, вихід другої групи схем І з'єднано з одиничними входами розрядів першого багаторозрядного цифрового лічильного каналу, вихід четвертої групи схем І з'єднано з одиничними входами розрядів другого багаторозрядного цифрового лічильного каналу, вихід шостої групи схем І з'єднано з одиничними входами розрядів третього багаторозрядного цифрового лічильного каналу, вихід восьмої групи схем І з'єднано з одиничними входами розрядів четвертого багаторозрядного цифрового лічильного каналу, другий вхід першої схеми контролю з'єднано з другими входами другої, третьої і четвертої схем контролю і першим виходом схеми керування, другий вихід якої з'єднано з третім входом першої схеми контролю, третім входом другої схеми контролю, третім входом третьої схеми контролю і третім входом четвертої схеми контролю, кожна схема контролю складається з двох схем парності, двох елементів затримки, другого формувача і схеми прогнозу, яка включає лічильний тригер, схему I, схему АБО і формувач переходу непарних розрядів, який складається з формувачів переходу непарних розрядів, перший вхід схеми прогнозу з'єднано з першим входом схеми контролю, першим входом схеми АБО, інші входи якої з'єднані відповідно з виходами формувача переходу непарних розрядів, входи якого з'єднані з першим входом схеми прогнозу, другий вхід якої з'єднано з третім входом схеми контролю, першим входом схеми І, вихід схеми АБО через другий вхід схеми І і лічильний тригер з'єднано з виходом схеми прогнозу і першим входом першої схеми парності, другий вхід якої з'єднано з виходом другої схеми парності, входи якої з'єднані з першим входом схеми контролю, другий вхід якої з'єднано з третім входом першої схеми парності, вихід якої через третій і четвертий елементи затримки з'єднано з другим виходом схеми контролю, перший вихід якої з'єднано з входом четвертого елемента затримки і виходом третього елемента затримки, третій вихід схеми контролю з'єднано через другий формувач з виходом першої схеми парності.