Комірка додавача за змінним модулем

Винахід належить до обчислювальної техніки і може бути використаним у спеціалізованих обчислювальних пристроях для побудови швидкодіючих додавачів за змінним модулем, системах несиметричних криптографічних перетворень, системах цифрового підпису. Відомий комбінаційний двійковий додавач [1], який діє за принципом групового перенесення і складається з m груп (m=1,...,n), при цьому кожна група містить вісім однорозрядних комбінаційних двійкових додавачів, вісім блоків формування розрядних сигналів генерації та транзиту перенесення, блок формування внутрішньогрупових перенесень, а також блок формування міжгрупового перенесення. Недоліком даного додавача є відсутність безпосередньої можливості додавання цілих чисел за модулем, який не є ступенем двійки. Найбільш близьким до запропонованого винаходу є додавач за змінним модулем [2], комірка якого містить дві логічні схеми додавання за модулем 2 та схему ло гічного множення, при цьому перший та другий входи першої логічної схеми додавання за модулем 2 з'єднано зі входами відповідних розрядних значень відповідно першого та другого операндів пристрою, а вхід перенесення під'єднано до першого виходу перенесення попередньої комірки (за винятком першої), вихід суми першої логічної схеми додавання за модулем 2 під'єднано до першого інформаційного входу другої логічної схеми додавання за модулем 2, вхід перенесення другої логічної схеми додавання за модулем 2 під'єднано до другого виходу перенесення попередньої комірки (за винятком першої), перший та другий виходи перенесення останньої комірки під'єднано відповідно до першого та другого входів елемента АБО, ви хід якого під'єднано до першого входу схеми логічного множення комірки, другий вхід схеми логічного множення комірки з'єднано з інформаційним входом переповнення комірки, а вихід - з другим інформаційним входом другої логічної схеми додавання за модулем 2. Недоліком даного додавача є низька швидкодія, що обумовлена наявністю зворотного зв'язку між елементом АБО та схемою логічного множення. Задачею даного винаходу є удосконалення комірки додавача за змінним модулем шляхом автономного формування у комірці сигналів перенесення у старші розряди, сигналів позики із старших розрядів та сигналів порівняння старших розрядів для передачі у молодші розряди, що забезпечує підвищення швидкодії. Поставлена задача вирішується тим, що в комірку додавача за змінним модулем, яка містить першу та другу логічні схеми додавання за модулем 2 та схему логічного множення, додатково введено логічну схему формування позики у старших розрядах, логічну схему формування перенесення при додаванні, логічну схему формування перенесення при відніманні, логічну схему формування вихідного сигналу "На один менше", логічну схему формування сигналу "Дорівнює", логічну схему формування сигналу "Більше", логічну схему формування сигналу Sub, інвертор та другу схему ло гічного множення, також вона має від першого до третього первинні входи і бокові входи, вхід перенесення із молодших розрядів при відніманні, вхід позики із молодших розрядів при відніманні та вхід перенесення із молодших розрядів, при цьому входи логічних схем формування позики у старших розрядах та формування перенесення при відніманні з'єднано з первинними входами, входами перенесення із молодших розрядів при відніманні та позики з молодших розрядів при відніманні; входи логічної схеми формування перенесення при додаванні - з першим та другим первинними входами та входом перенесення із молодших розрядів; входи логічних схем формування вихідного сигналу "На один менше" та формування сигналу "Дорівнює" - з первинними входами та першим і другим боковими входами; входи логічної схеми формування сигналу "Більше" - з первинними входами та другим і третім боковими входами; входи першої логічної схеми додавання за модулем 2 - з третім первинним входом, входами перенесення із молодших розрядів при відніманні та позики з молодших розрядів при відніманні; входи логічної схеми формування сигналу Sub - зі входом перенесення із молодших розрядів при відніманні, входом позики з молодших розрядів при відніманні, виходами логічних схем формування вихідного сигналу "На один менше", формування сигналу "Дорівнює" та формування сигналу "Більше"; входи схеми логічного множення - з виходами першої логічної схеми додавання за модулем 2 та логічної схеми формування сигналу Sub; вхід інвертора - з виходом логічної схеми формування сигналу Sub, а його вихід з першим входом другої схеми логічного множення, другий вхід якої з'єднано зі входом перенесення із молодших розрядів; входи другої логічної схеми додавання за модулем 2 - з першим та другим первинними входами та виходами схем логічного множення. На кресленні (фіг.) зображено функціональну схему комірки додавача за змінним модулем. Комірка додавача за змінним модулем містить логічну схему 17 формування позики у старших розрядах, логічну схему 18 формування перенесення при додаванні, логічну схему 19 формування перенесення при відніманні, логічну схему 20 формування вихідного сигналу "На один менше", логічну схему 21 формування сигналу "Дорівнює", логічну схему 22 формування сигналу "Більше", першу логічн у схему 23 додавання за модулем 2, логічну схему 24 формування сигналу Sub, інвертор 26, схему 25 логічного множення, другу схему 27 логічного множення та другу логічн у схему 28 додавання за модулем 2. При цьому входи логічної схеми 17 формування позики у старших розрядах та логічної схеми 19 формування перенесення при відніманні з'єднано з первинними входами 7, 8, 9, входом 13 перенесення із молодших розрядів при відніманні та входом 15 позики з молодших розрядів при відніманні; входи логічної схеми 18 формування перенесення при додаванні - з першим та другим первинними входами, відповідно 7, 8 та входом 14 перенесення із молодших розрядів; входи логічної схеми 20 формування вихідного сигналу "На один менше" та логічної схеми 21 формування сигналу "Дорівнює" - з первинними входами 7, 8, 9 та першим і другим боковими входами, відповідно 4, 5; входи логічної схеми 22 формування сигналу "Більше" - з первинними входами 7, 8, 9 та др угим і третім боковими входами, 5, 6 відповідно; входи першої логічної схеми 23 додавання за модулем 2 - з третім первинним входом 9, входом 13 перенесення із молодших розрядів при відніманні та входом 15 позики з молодших розрядів при відніманні; входи логічної схеми 24 формування сигналу Sub - зі входом 13 перенесення із молодших розрядів при відніманні, входом 15 позики з молодших розрядів при відніманні, виходом 12 логічної схеми 20 формування вихідного сигналу "На один менше", виходом 11 логічної схеми 21 формування сигналу "Дорівнює" та виходом 10 логічної схеми 22 формування сигналу "Більше"; входи схеми 25 логічного множення - з виходом першої логічної схеми 23 додавання за модулем 2 та виходом логічної схеми 24 формування сигналу Sub; вхід інвертора 26 - з виходом логічної схеми 24 формування сигналу Sub; входи другої схеми 27 логічного множення - з виходом інвертора 26 та входом 14 перенесення із молодших розрядів; входи другої логічної схеми 28 додавання за модулем 2 - з першим та другим первинними входами, 7, 8 відповідно, та з виходами схем 25, 27 логічного множення. Виходами комірки додавача за змінним модулем є вихід 1 логічної схеми 17 формування позики у старши х розрядах, ви хід 2 логічної схеми 18 формування перенесення при додаванні, вихід 3 логічної схеми 19 формування перенесення при відніманні, вихід 12 логічної схеми 20 формування вихідного сигналу "На один менше", вихід 11 логічної схеми 21 формування сигналу "Дорівнює", вихід 10 логічної схеми 22 формування сигналу "Більше" та вихід 16 другої логічної схеми 28 додавання за модулем 2. Запропонований винахід працює наступним чином. На первинні входи 7, 8 та 9 комірки надходять значення розрядів з однаковою вагою( хі, уі, рі) двійкових кодів відповідно чисел X, Y та Р, а на виході 16 комірки формується значення розряду з тією самою вагою числа Z (zі, i=0, 1,..,n-1, n - розрядність Р). На вхід 15 комірки надходить сигнал позики з молодших розрядів при відніманні, а на виході 1 комірки формується сигнал позики у старших розрядах при відніманні. На вхід 14 комірки надходить сигнал перенесення з молодших розрядів, а на виході 2 формується сигнал перенесення до старших розрядів. На вхід 13 надходить сигнал перенесення із молодших розрядів при відніманні, а на виході 3 формується сигнал перенесення до старших розрядів при відніманні. У таблиці 1 показано можливі комбінації сигналів на входах 15, 14, 13 та ви ходах 1, 2, 3. Таблиця 1 15(1) 14(2) 13(3) Опис комбінації 1 0 0 Позика при відніманні Відсутність позики та 0 0 0 перенесення Перенесення при відсутності 0 1 0 віднімання 0 1 1 Перенесення при відніманні Двійкові коди чисел Xi+1, Yi+1 та Рi+1 формуються зі старших (від і+1 до n-1) розрядів чисел X, Y та Р відповідно. Si+1= Хi+1+Yi+1 . На бокові входи 4, 5 та 6 комірки надходять сигнали, інтерпретацію комбінацій яких подано у таблиці 2. Таблиця 2 4 0 1 0 0 5 0 0 1 0 6 0 0 0 1 Опис комбінації Si+1Pi+1 "Більше" На виходах 10, 11, 12 формуються сигнали, інтерпретацію комбінацій яких подано в таблиці 3. Таблиця 3 12 0 1 0 0 11 0 0 1 0 10 0 0 0 1 Опис комбінації SіPi "Більше" Схема 17 формує на виході 1 значення 1, якщо кількість одиничних сигналів на входах 15 та 9 перевищує кількість одиничних сигналів на входах 7, 8 та 13. Схема 18 формує на виході 2 значення 1, якщо кількість одиничних сигналів на входах 14, 7 та 8 більше або дорівнює 2. Схема 19 формує на виході 3 значення 1, якщо кількість одиничних сигналів на входах 7, 8 та 13 перевищує кількість одиничних сигналів на входах 15 та 9 на 2 і більше. Схема 20 формує на виході 12 значення 1, коли значення сигналу на вході 4 дорівнює 1, а кількість одиничних сигналів на входах 7 та 8 перевищує на 1 кількість одиничних сигналів на вході 9, або коли значення сигналу на вході 5 дорівнює 1, а кількість одиничних сигналів на входах 7 та 8 менша за кількість одиничних сигналів на вході 9. Схема 21 формує на виході 11 значення 1, коли значення сигналу на входах 4, 7 та 8 дорівнює 1, а на вході 9 дорівнює 0, або коли значення сигналу на вході 5 дорівнює 1, а кількість одиничних сигналів на входах 7 та 8 дорівнює кількості одиничних сигналів на вході 9. Схема 22 формує на виході 10 значення 1, коли значення сигналу на вході 6 дорівнює 1, або коли значення сигналу на вході 5 дорівнює 1, а кількість одиничних сигналів на входах 7 та 8 перевищує кількість одиничних сигналів на вході 9. Схема 24 формує сигнал Sub. Значення Sub=1 відповідає умові X+Y ³ P і формується, коли на виході схеми 22 сформовано значення 1 або коли сформовано значення 1 на виході схеми 21 і на вході 15 значення сигналу дорівнює 0, або коли сформовано значення 1 на виході схеми 20 і на вході 13 значення сигналу дорівнює 1. Якщо Sub=0(тобто X+Y